LABORATORIO DE ANALGICA II

Practica # 1 Crdenas Rodrguez Miguel Fernando

Universidad politcnica salesiana mcardenasr@ups.edu.ec

EL TRANSISTOR FET

Abstract: FET transistor is controlled by

voltages that in turn have n and p-channel polarization is different from that of the FET transistor BJT transistor has three areas of operation, the ohmic region the saturation zone and the cutting zone. 1. OBJETIVOS:

Disear, calcular y comprobar el funcionamiento de los siguientes circuitos de polarizacin del transistor FET. A. Polarizacin con dos fuentes. B. Auto polarizacin: Resistencia del source Sin resistencia del source

El FET est compuesto de una parte de silicio tipo N, a la cual se le adicionan dos regiones con impurezas tipo P llamadas compuerta (gate) y que estn unidas entre s. Los terminales de este tipo de transistor se llaman Drenador (drain), Fuente (source) y el tercer terminal es la compuerta (gate). La regin que existe entre el drenador y la fuente y que es el camino obligado de los electrones se llama "canal". La corriente circula de Drenaje (D) a Fuente (S). Este tipo de transistor se polariza de manera diferente al transistor bipolar (BJT). El terminal de drenaje se polariza positivamente con respecto al terminal de fuente (Vdd) y la compuerta o gate se polariza negativamente con respecto a la fuente (-Vgg). A mayor voltaje -Vgg, ms angosto es el canal y ms difcil para la corriente pasar del terminal drenador (drain) al terminal fuente o source. La tensin -Vgg para la que el canal queda cerrado se llama "punch-off" y es diferente para cada FET. El FET es controlado por tensin y los cambios en tensin de la compuerta (gate) a fuente (Vgs) modifican la regin de rarefaccin y causan que vare el ancho del canal. 2.1 Fundamento efecto de campo: de transistores de

C. Polarizacin con divisor de tensin. D. Polarizacin simtrica. con fuente doble

El punto de trabajo de los circuitos debe estar al centro de la recta de carga. 2.MARCO TERICO:

TRANSISTOR FET El FET es un dispositivo semiconductor que controla un flujo de corriente por un canal semiconductor, aplicando un campo elctrico perpendicular a la trayectoria de la corriente.

Los transistores son tres zonas semiconductoras juntas dopadas alternativamente con purezas donadoras o aceptadoras de electrones. Su estructura y representacin se muestran en la tabla.

LABORATORIO DE ANALGICA II

A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden intercambiar sus papeles sin que se altere apreciablemente la caracterstica V-I (se trata de un dispositivo simtrico). La operacin de un FET de CANAL P es complementaria a la de un FET de CANAL N, lo que significa que todos los voltajes y corrientes son de sentido contrario.

Figura 1 . transistor fet canal NyP

Las uniones Puerta-Drenador y la SurtidorPuerta estn polarizadas en inversa de tal forma que no existe otra corriente que la inversa de saturacin de la unin PN. La zona n (en el FET canal n) es pequea y la amplitud de la zona de deplecin afecta a la longitud efectiva del canal. La longitud de la zona de deplecin y depende de la tensin inversa (tensin de puerta). 2.2 Zonas de funcionamiento del transistor de efecto de campo (FET):

Ecuacin de Shockley:

ZONA HMICA o LINEAL: En esta zona el transistor se comporta como una resistencia variable dependiente del valor de VGS. Un parmetro que aporta el fabricante es la resistencia que presenta el dispositivo para VDS=0 (rds on), y distintos valores de VGS. ZONA DE SATURACIN: En esta zona es donde el transistor amplifica y se comporta como una fuente de corriente gobernada por VGS ZONA DE CORTE: La intensidad de drenador es nula (ID=0).

Figura 2.Recta de carga del transistor Fet

Donde:

Vp es la tensin de puerta que produce el corte en el transistor FET. IDSS es la corriente mxima de drenador que circula por el transistor, al aumentar VDS, cuando la polarizacin de la puerta es VSG= 0 v

3. LISTA DE MATERIALES Y EQUIPOS:

Figura 3. Zona de corte y saturacion

Protoboard Fuente Cables tipo banana Resistencias (varios valores) Transistor fet (tipo N) Cable multipar multmetro

LABORATORIO DE ANALGICA II

4. CALCULOS MATEMTICOS

4.1Polarizacin con 2 fuentes

VDD 9V R1 3.3k

Q1

V1 1.8 V

2N4391

VP=-2.5V VDD=9V E1=-1.8V IDSS=7mA VDS=4.5V ID=IDSS*(1-VGS/VP)^2=2.65mA IDMAX=VDD/RD=3.77mA VDD=ID*RD+VDS RD=2647.08=3.3k

Simulaciones:

Valores Obtenidos Calculados Medidos ID 2.65mA 2.5mA VDS 4,5V 4,45V VGS -1,8V -1,72V VDD 9V 9,09V Grfico de comparacin

simulados 2.68 mA 4.59V -1.8V 9V

LABORATORIO DE ANALGICA II
VDD 9V R2 630

Q2

2N4391

RECTA DE CARGA

VP=-2.5V VDD=9V VGS=0V IDSS=7.1mA VDS=4.5V ID=IDSS*(1-VGS/VP)^2=7.1mA VDD=ID*RD+VDS RD=633.8 IDMAX=VDD/RD=14.2mA

4.2Auto-polarizacin sin resistencia de source. Simulaciones:

LABORATORIO DE ANALGICA II RECTA DE CARGA

4.3 Auto-polarizacin con resistencia de source.

Valores Obtenidos Calulados Grafico de comparacin: ID 7mA VDS 4,5V VGS 0V VDD 9V Medidos 7,2mA 4,416V 0V 9,07V simulados 7,28mA 4,33V 0V 9V

LABORATORIO DE ANALGICA II
VDD 9V R3 1.07k

Q3

2N4391 R4 1M R5 210

VP=-2.5V VDD=9V

Valores Obtenidos Calculados Medidos ID 3,5mA 3,7mA VDS 3,76V 3,44V VGS -0,732V -0,832V VDD 9V 9,09V
VGS=-0.732V IDSS=7mA VDS=4.5V

simulados 3,67mA 3,69V -0,8V 9V

ID=IDSS*(1-VGS/VP)^2=1.7mA VDD=ID*RD+VDS RD=1.07K

Grafico de comparacin:

Simulaciones:

RECTA DE CARGA

LABORATORIO DE ANALGICA II
VDS=4.5v ID=1.7mA VG=2 VGS=-Vp( (Id/Idss)-1) RD=(VDD-VDS)/ID-Rs VGS=2.6((1.7/7.1)-1) RD=(9-4.5)/1.7mA-1.94k VGS=-1.32 V RD=705.88=680 Rs= (VG-VGs)/ID Veq=Vdd*R2/(R1+R2) Rs=(2+1.32)/1.7mA R1= (Vdd/Veq*R2)-R2 Rs=1.94k=2k R1=3.3M

4.4 Polarizacin con divisor de tensin. Simulaciones:

Vdd=9v IDss=7mA Vp=-2.5v

LABORATORIO DE ANALGICA II

4.4 Polarizacin con fuente positiva y

negativa

Valores Obtenidos Calculados Medidos Simulados ID 1,7mA 1,73mA 1,782mA VDS 4,5V 4,54V 4,564V VGS -1,30V -0,93V -1,184V VDD 9V 9,09V 9V
VP=-2.5V VDD=9V VSS=-5V IDSS=7mA VDS=7V VGS=-1.3V ID=IDSS* (1-VGS/VP) ^2=7.1mA VGS=-VS -1.3=-(-5+ID-RS) RS=3.70k

RECTA DE CARGA

VDD=ID*RD+VDS RD=411.7 VDSMAX=14V

LABORATORIO DE ANALGICA II

Simulaciones:

5. CONCLUSIONES: Los valores encontrados en la prctica de VDS varan en un promedio de 3.55%; los valores de Id varan en un promedio de 4%; los valores de VGS varan en un promedio de 9%; estas variaciones se dan debida a muchas observaciones: variaciones en el vp & IDSS dadas por el fabricantes del dispositivos, variaciones del (+,-)5% de las resistencias utilizadas en la construccin de los circuitos y a que los valores de las resistencias calculadas no todas las encontramos en valores comerciales y tenemos que aproximar los valores de estas. El funcionamiento de los transistores FET, Valores Obtenidos Calculados Medidos ID 1,7mA 1,73mA 1,645mA VSS -5V -5,6V -5V VGS -1,30V -1,46V -1,43V VDS 7V 7,32V 6,95V VDD 9V 9,07V 9V depende del voltaje entre los terminales gate (G) y source (S), a diferencia de los transistores BJT, los cuales dependen de una seal de corriente. Para cada tipo de polarizacin del Fet se debe resolver el circuito por mallas tomando en consideracin los valores de VDS, VGS, ID, VDD, que son los que nos

Grafico de comparacin:

RECTA DE CARGA

permiten calcular resistencias.

el

valor

de

las

LABORATORIO DE ANALGICA II

Lo ms importante de saber de un transistor FET es que este tipo de componentes utilizan voltajes para funcionar. CONCLUSIONS: The values found in the practice of VDS vary by an average of 3.55%; ID values vary on average by 4%; VGS values vary on average by 9%, these variations are due to many comments: variations the vp & IDSS given by the manufacturers of the devices, (+,-) variations of 5% of the resistors used in the construction of circuits as the calculated resistance values are not all business values and we have to approximate these values. The operation of the FET depends on the voltage between terminals gate (G) and source (S), Unlike the BJT, which depend on a current signal. For each type of FET bias circuit must be resolved by mesh taking into account the values of VDS, VGS, ID, VDD, which are what allow us to calculate the value of resistance. The most important thing to know of a FET transistor is that this type of components used for operating voltages.

6. BIBLIOGRAFA: [1] Boylestad Robert: Teora de Circuitos y Dispositivos electrnicos [2] http://www.unicrom.com/Tut_Fet.asp [3]http://www.electronicafacil.net/tutoriales /TRANSISTOR-FET.php [4]http://www.inele.ufro.cl/bmonteci/semic/ applets/pagina_jfet/JFet.htm

10