TECNOLOGA TTL El significado de esta sigla es: Transistor-Transistor Logic o "Lgica Transistor a Transistor".

Es una de las tecnologas de construccin de circuitos electrnicos digitales, en la que los elementos de entrada de la red lgica son transistores, as como los elementos de salida del dispositivo. Las caractersticas de la tecnologa utilizada, en la familia TTL, condiciona los parmetros que se describen en sus hojas de caractersticas segn el fabricante:

Los niveles lgicos de entrada y de salida para los dispositivos TTL, se definen de la siguiente manera:
5V Entrada

V IH(MAX)

5V

Salida 1 lgico (ALTO)

V OH(MAX)

VIH
2V

1 lgico (ALTO)

V IH(MIN) No permitido

2.4V

V OH(MIN) No permitido

0.8V

V IL(MAX)
0 lgico (BAJO) 0.4V 0V

VIL
0V

0 lgico (BAJO)

V OL(MAX)

La velocidad de transmisin entre los estados lgicos es su mejor baza, ciertamente esta caracterstica le hacer aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, SL, S, etc y ltimamente los TTL: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250Mhz.

El transistor de unin bipolar (BJT) es el elemento activo de conmutacin utilizado en todos los circuitos TTL. La operacin bsica de conmutacin es la siguiente: cuando la base est aproximadamente a 0.7V por encima del emisor, el transistor conduce y entra en saturacin. Cuando la base est a menos de 0.7V por encima del emisor, el transistor no conduce y acta como un interruptor abierto entre el colector y el emisor. Resumiendo, un nivel ALTO en la base pone en conduccin y satura al transistor, por lo que acta como un interruptor cerrado. Un nivel bajo en la base bloquea al transistor, el cual se comporta como un interruptor abierto. A continuacin se presentan algunos circuitos en tecnologa TTL para funciones lgicas.

Circuito en tecnologa TTL para un Inversor

En la figura se muestra el circuito TTL estndar para un inversor. Q 1 es el transistor de acoplamiento de entrada y D1 es el diodo de fijacin del nivel de entrada (diodo clamp). El transistor Q2 es el divisor de fase y la combinacin de Q3 y Q4 forma el circuito de salida, a menudo denominado disposicin ttempole.
R1 4k Entrada Q1 D1 R2 1.6k R3 130 Q4 Q2 D2 Salida R4 1k Q3

Cuando la entrada es un nivel alto, la unin base-emisor de Q1 se polariza en inversa y la unin base-colector se polariza en directa. Como resultado Q 2 excita a Q3, y su tensin de colector, que es la de salida, es aproximada al potencial de tierra. Por tanto, se obtiene una salida a nivel bajo para una entrada a nivel alto. Cuando la entrada est a nivel bajo, la unin base-emisor de Q1 se polariza en directa y la unin base-colector se polariza en inversa. Un nivel bajo proporciona un camino a tierra para la corriente. En la base de Q2 no hay corriente, por lo que no conduce. El colector de Q2 est a nivel alto, lo que pone en conduccin a Q4. El transistor Q4 saturado proporciona un camino de baja resistencia desde Vcc hasta la salida, por tanto, un nivel bajo en la entrada da lugar a un nivel alto en la salida. Q3 se mantiene bloqueado. El diodo D1 del circuito TTL evita que los posibles picos negativos de tensin en la entrada puedan daar a Q1. El diodo D2 asegura que Q4 quede bloqueado cuando Q2 conduce. En estas condiciones, la tensin de colector de Q2 es igual a la tensin base-emisor de Q3, ms la tensin colector-emisor de Q2. El funcionamiento del circuito para los dos estados se representa a continuacin:
+5V R1
2.1V

R2
0.7V

R3
Q4 OFF

ALTO (H)

Q1

1.4V

Q2

D2
0.7V Q3 ON

D1 R4

BAJO (L)

+5V R1
0.7V Q2 OFF 0V

R2

R3
Q4 ON

BAJO (L)

Q1

Ic=0

D2
Q3 OFF

D1 R4

ALTO (H)

Circuito en tecnologa TTL de una Puerta NAND En la figura se muestra una puerta NAND TTL estndar de 2 entradas. Bsicamente, es igual al circuito inversor, excepto en que Q1 tiene un emisor de entrada adicional. En la tecnologa TTL se utilizan transistores con mltiples emisores para los dispositivos de entrada. Estos transistores de mltiples emisores pueden compararse con una disposicin de diodos.
R2 1.6K +Vcc R3 130
Q4 Q1 Q2

R1 4K
ENTRAD A ENTRAD B

B E1 E2 D1 D3 C

D3
Q3

D1

D2 R4 1K

SALIDA

D2

Un nivel bajo en la entrada A o en la entrada B polariza en directa al respectivo diodo y en inversa a D3 (unin base-colector de Q1). Esto hace que Q2 no conduzca y da lugar a un nivel alto de salida, de la misma forma que se ha descrito para el inversor TTL. Por supuesto un nivel bajo en ambas entradas producir este mismo resultado. Un nivel alto en ambas entradas polariza en inversa a ambos diodos y en directa al diodo D3 (unin base-colector de Q1). Esto hace que Q2 entre en conduccin y da lugar a un nivel bajo de salida, del mismo modo que se ha descrito para el inversor TTL. La puerta NAND TTL, es un sumidero de corriente que absorbe corriente de la carga cuando el estado de salida es un nivel bajo y suministra una corriente despreciable a la carga cuando el estado de salida es alto. La mayor parte de la lgica TTL utilizada actualmente es de tipo TTL Schottky, que proporciona un muy rpido tiempo de conmutacin mediante la incorporacin de diodos Schottky, que evitan que los transistores entren en saturacin, disminuyendo el tiempo que tarda el transistor en entrar y salir de conduccin.

Otros tipos de TTL Schottky son la lgica TTL Schottky de bajo consumo (LS), la lgica Schottky avanzada (AS), Schottky de bajo consumo avanzada (ALS) y la serie rpida que se designa mediante la letra F. Ruido El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione habiendo sido diseado perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o capacidades internas) o tambin como consecuencia de ruido exterior (el propio de un ambiente industrial). Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido: VMH (margen de ruido a nivel alto) = VOH VML (margen de ruido a nivel bajo) = VIL mx - VOL mx mn VIH mn

VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de la puerta lgica. Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V