(Os tpicos assinalados com *, no fazem parte da ementa: simples auxlio para reviso) 1. Sistemas de Numerao * 2.

Introduo Lgica * 3. lgebra de Boole * 4. Portas Lgicas 5. Mintermos e Maxtermos 6. Mapa de Karnaugh 7. Familias de Circuitos Integrados - CI's 8. Circuitos Combinacionais 9. Decodificador. Codificador 10. Conversor de Cdigo 11. Multiplexador - MUX 12. Demultiplexador DEMUX 13. Projeto de Circuitos Combinacionais 14. Circuitos Seqenciais 15. Os vrios tipos de Flip-Flop 16. Registrador 17. Contador 18. Aritmtica 19. Memria RAM / Memria ROM / Outras 20. Arranjo Lgico Programvel - PLA 21. Circuitos Seqenciais 22. Projeto de Circuitos Seqenciais

Algebra de Boole
Varivel Lgica (Booleana)
Considere a proposio citada no tpico Introduo Lgica, A = "Maria tem 23 anos" A proposio "Maria tem 23 anos" representada pelo smbolo A, que uma varivel booleana, pois pode assumir um dos dois valores lgicos: F ou V. Alm de varivel booleana, A tambm chamada varivel lgica.

Funo de Variveis Lgicas (Booleanas)

Dada uma varivel lgica, possvel construir uma funo desta varivel, f(A), Exemplo

f(A) = A'

isto , funo da varivel lgica A representa simplesmente a sua negao. Como visto no tpico Introduo Lgica, sua tabela-verdade dada por (usando-se nmeros binrios 1 e 0, ao invs de V e F). A f(A) = A' 0 1 1 0

Quando se tem apenas 1 varivel, como acima, possvel construir apenas 4 funes, abaixo, onde a primeira a prpria negao j vista neste tpico; a segunda a funo identidade; a duas ltimas no possuem denominao especial. A f1(A) f2(A) f3(A) f4(A) 0 1 1 0 0 1 0 0 1 1

Veja que, para duas ou mais variveis, o nmero possvel de funes que podem ser construidas de 22n, onde n o nmero de variveis. Para duas variveis, 22.2 = 16 (apenas 16 possibilidades de construo de funes lgicas de apenas 2 variveis). A B f1 f2 f3 f4 f5 f6 f7 f8 f9 f10 f11 f12 f13 f14 f15 f16 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Para 3 variveis, 22.3 = 64 funes possveis, e assim por diante.Na tabela cima, A e B so as variveis independentes e fi(A,B) so as variveis dependentes, conhecidas por funes de variveis lgicas, funes combinatoriais ou, ainda, funes combinacionais. A funo lgica fi(A,B) pode ser representada por uma caixa preta cujo contedo implementa um tipo de porta ou uma combinao das mesmas. Por exemplo, para a tabela acima, algumas funes so Funo f1 f2 f4 f6 f7 f8 f9 f10 f11 f13 f15 f16

Porta 0 AND A B XOR OR NOR XNOR B' A' NAND 1 O que aqui considerado como a porta 0 um circuito lgico que, independente das entradas, a sada sempre zero. A "porta" 1 segue o mesmo esquema, isto , para

quaisquer entradas, a sada sempre 1. Os smbolos A' e B' caracterizam as negaes, ou inverses, das variveis. Qualquer circuito lgico pode ser considerado como uma caixa preta como descrita acima. Para exemplificar, veja como "encapsular" um circuito lgico em uma "caixa preta" (no se incomode se a o azul usado no lugar do preto),

Observe que o modelo caixa preta muito mais geral que o outro que j est especificado. O que se sabe do modelo caixa preta a quantidade de circuitos que podem ser gerados a partir de 4 entradas e 1 sada. Quantos so mesmo? Uma funo combinacional uma soluo para um problema combinacional. Como exemplo de um problema combinacional, considere um sistema de segurana de uma loja em um shopping. H um sensor de contato que, ligado, (on, V ou 1), indica que a porta est fechada; e outro sensor infravermelho que, ligado, indica que no h pessoas ou coisas se movendo no interior da loja. H, tambm, um alarme que acionado quando um dos dois sensores desligado. Isto , basta um nico sensor ser desativado para soar o alarme. Denomine cada sensor pelos smbolos A e B, 1. A = "sensor de contato" 2. B = "sensor infravermelho" A tabela-verdade para a funo alarme, f(A,B), dada por A B f(A,B) 0 0 0 1 1 0 1 1 1 1 1 0

onde 0 e 1 significam desligado e ligado, respectivamente. Para maior realismo, suponha que a fonte de energia do sistema seja independente da rede eltrica (nobreak, por exemplo). Como voc pode notar, a tabela-verdade um excelente instrumento para a especificao da funo alarme, em particular, e de funes lgicas, em geral. Mas no o nico. Outras duas ferramentas importantes so:

1. Equaes booleanas 2. Diagramas lgicos

Equaes Booleanas
As equaes booleanas fazem uso dos conectivos lgicos vistos em Introduo Lgica. A funo alarme, acima, pode ser escrita de acordo com a seguinte equao booleana, f(A) = (A.B)' oonde o smbolo "'" significa a negao lgica, e o smbolo "." significa a conjuno (AND) lgica. Sua tabela-verdade construida da seguinte maneira, A B A.B f(A,B) = (A.B)' 0 0 0 1 1 0 1 1 0 0 0 1 1 1 1 0

Diagramas Lgicos
Os diagramas lgicos sero estudados, com detalhes, no tpico Portas Lgicas. Mas apenas para exemplificar, a funo alarme aqui tratada poderia ser especificada atravs do seguinte diagrama lgico,

isto , atravs da porta lgica NAND.

Teoremas da lgebra de Boole

Uma funo combinacional pode ser escrita de vrias maneiras, sem ser alterada, fazendo-se uso dos Teoremas da lgebra de Boole. Por exemplo, (A . B)' = A' + B' onde, como visto, os smbolos "'" e "+" representam a negao (NOT) e a disjuno (OR), respectivamente. Aqui usou-se um dos teoremas conhecidos como Leis de De Morgan. Os principais teoremas da lgebra Booleana so,

Ordem 1 2 3 4 5 6 7 8 9 10

Teoremas A+0=A A+1=1 A+A=A A + A' = 1 A.1=A A.0=0 A.A=A A . A' = 0 A+A.B=A

Ordem 11 12 13 14 15 16 17 18 19 A . B + A . B' = A

Teoremas (A + B) . (A + B') = A A + A' . B = A + B A . (A' + B) = A . B A + B . C = (A + B) . (A + C) A . (B + C) = A . B + A . C A . B + A' . C = (A + C) . (A' + B) (A + B) . (A' + C) = A . C + A' . B A . B + A' . C + B . C = A . B + A' . C (A + B) . (A' + C) . (B + C) = (A + B) . (A' + C)

A . ( A + B) = A 20

Como qualquer prova de teorema, a cada passo em direo prova, voc tem que dizer o porque do passo. Veja este exemplo (a prova do teorema 10), A . (A + B) = (pelo teorema 16) A.A+A.B = (teo. 7) A+A.B = (teo. 5) A.1+A.B = (teo. 16) A . (1 + B) = (teo. 2) A.1 = (teo. 5) A o que completa a prova. muito importante que voc exercite este tipo de problema, uma vez que so absolutamente importantes para o estudo de circuitos digitais, em geral. Para finalizar, consulte este provador de teoremas on-line.

Anterior: Introduo Lgica Prxima: Portas Lgicas

Retornar ao ndice de assuntos Voc pode falar comigo pelo e-mail: jbosco@inf.ufsc.br

Portas Lgicas
Voc ver sites muito interessantes na Internet sobre portas lgicas. O site The VisiLogic Project ser aqui utilizado, como um instrumento simples de simulao, para voc ver que criatividade no nunca um tem opcional, como pode ser constatado por este interessante trabalho de Claudio Luiz Ferreira. Veja este tutorial sobre circuitos lgicos, feito para pessoas com pouco ou nenhum conhecimento do assunto. Ateno: antes de visitar estes sites acima, leia com ateno esta pgina.

Portas Lgicas Padro

As seguintes so as portas lgicas padro:

NOT
a porta inversora. Seu smbolo e tabela-verdade so:

A A' 0 1 1 0

Simule o funcionamento de uma porta NOT.

AND
A porta AND mais simples possui 2 entradas e 1 saida, A B A.B 0 0 0 1 1 0 0 0 0

1 1 Simule o funcionamento de uma porta AND.

OR
A porta OR mais simples possui, tambm, 2 entradas e 1 saida, A B A+B 0 0 0 1 1 0 1 1 Simule o funcionamento de uma porta OR. 0 1 1 1

NAND
equivalente 1 (uma) porta AND seguida de 1 (uma) porta NOT, A B (A . B)' 0 0 0 1 1 0 1 1 Simule o funcionamento de uma porta AND. 1 1 1 0

NOR
equivalente 1 (uma) porta OR seguida de 1 (uma) porta NOT, A B (A + B)' 0 0 0 1 1 0 1 1 Simule o funcionamento de uma porta OR. 1 0 0 0

XOR

 o OU exclusivo, A B XOR 0 0 0 1 1 0 1 1 Simule o funcionamento de uma porta OR. 0 1 1 0

XNOR
Equivalente porta NOR seguida da porta NOT, A B XNOR 0 0 0 1 1 0 1 1 1 0 0 1

AND-OR-INVERT (AOI)
Tambm disponvel comercialmente. Sua estrutura contm portas AND, OR e NOT. Veja sua importncia no livro texto,

A importncia dessas portas lgicas est no fato de representarem os elementos bsicos de construo da maioria dos circuitos digitais prticos. Quando se deseja construir um circuito lgico (ou digital) relativamente simples, usa-se uma placa de circuito impresso com soquetes sobre os quais insere-se um circuito integrado (CI) digital. A maioria dos CI's j so padronizados, e os mais comuns pertencem srie denominada 7400. Os mais simples utilizam a tecnologia de Integrao em Pequena Escala (SSI - Small Scale Integration). Como um exemplo, veja o CI 7408, que contm quatro portas AND, cuja

relao de suas entradas e saidas com os pinos de seu encapsulamento pode ser vista no diagrama,

Alm de seu diagrama, so mostradas tambm as trs formas de encapsulamento desse chip, sendo que duas delas exibem tipos diferentes de material e a outra diferente na forma com a qual deve ser fixada na placa de circuito impresso. Como indica seu diagrama, esse CI possui 14 pinos (olhando-o de cima, a numerao de tais pinos importante, pois o pino 1 sempre comea do mesmo lado; isso suficiente para voc efetuar as ligaes eltricas necessrias para a montagem de seu circuito lgico), sendo que o pino 7 o terra (Ground = 0 V; V indica volts) e o pino 14 a tenso da fonte de energia (Vcc = 14 V). A maioria dos CI's SSI, que sero utilizados em nosso curso, possui 14 ou 16 pinos. Como os CI's vem com nmero e tipo de portas determinados, como seria possvel construir-se um porta arbitrria a partir das que o CI contm? Por exemplo, suponha que voc dispe apenas do CI 7400, que composto por quatro portas NAND. Para construirmos um inversor, e lembrando sempre que isso possvel pela aplicao das Leis de De Morgan, bastariamos fazer Inversor Porta AND

Lei de De Morgan Porta OR

As leis de De Morgan tambm podem ser usadas para mostrar que uma porta NAND com as entradas negadas equivalente uma porta AND e isso tambm vlido para a porta NOR (dualidade), como tambm visto acima.

A varivel ENABLE (HABILITA)

Um artifcio muito utilizado em eletrnica digital a varivel ENABLE. Para saber o que isso significa, pensemos no seguinte exemplo: suponha ter uma porta XOR como a que foi mostrada acima; faa pequenas modificaes em seu diagrama lgico e em sua tabela-verdade,

Tanto o diagrama quanto a tabela-verdade so idnticos aos encontrados acima nesta pgina. No entanto, com o artifcio possvel visualizar-se outra aplicao at agora no lembrada. Veja que, quando a varivel, dita de controle, C 0, a varivel lgica, agora chamada de entrada, A, transferida para a sada sem alterao. Mas quando a varivel C 1, a sada a negao de A. Em outras palavras, dizemos que a varivel de controle, C, habilita a porta inversora. Legal, no? S no se esquea que o circuito acima continua tendo duas entradas e uma sada. A nica coisa que mudou foi a forma de voc o encarar, isto , a interpretao que voc faz de suas variveis de entrada e sada. A figura abaixo mostra um diagrama geral do mesmo,

Veja um catlogo comercial sobre Portas Lgicas.

Anterior: Algebra de Boole Prxima: Mintermos e Maxitermos

Retornar ao ndice de assuntos Voc pode falar comigo pelo e-mail: jbosco@inf.ufsc.br

Mintermos e Maxitermos
Os conceitos de Mintermos e Maxtermos so utilizados para reescrever-se uma funo lgica em uma forma padronizada no sentido de obter-se uma simplificao da mesma. Esta simplificao traduzida na reduo do nmero de portas do circuito lgico que implementa tal funo. Isto feito atravs de manipulao algbrica da funo lgica, claro, sem alterao do valor lgico da mesma. O livro texto traz dois exemplos de como isto feito. O primeiro (Exemplo 2.1-3) , f(A,B,C) = A + BC = ABC + ABC' + AB'C + AB'C' + A'BC A omisso do ponto, ".", indica uma conjuno lgica (isto , A.B = AB). Note que, aps manipulao algbrica, a funo escrita na forma de uma Soma Padro de Produtos (Mintermos), onde cada termo possui todas as variveis ( A, B e C) complementadas (negadas) ou no. No segundo exemplo (Exemplo 2.2-3), f(A,B,C) = A(B' + C) = (A + B + C)(A + B' + C)(A + B + C')(A + B' + C')(A' + B' + C)

Agora, a funo reescrita como um Produto Padro de Somas (Maxtermos), onde cada fator contm a soma de todas as variveis (complementadas ou no). A exigncia de que todas as variveis devem aparecer em cada produto (no caso de mintermos; e em cada soma, no caso dos maxtermos) se deve pelo seguinte fato: considere a seguinte tabela-verdade (uma extenso da Fig. 2.5-1, do livro texto), Linha no A B C f(A,B,C) Mintermos Maxtermos 0 0 0 0 1 m0 = A'B'C' M0 = A + B + C 1 2 3 4 5 6 7 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 1 m1 = A'B'C M1 = A + B + C' m2 = A'BC' M2 = A + B' + C m3 = A'BC M3 = A + B' + C' m4 = AB'C' M4 = A' + B + C m5 = AB'C M5 = A' + B + C' m6 = ABC' M6 = A' + B' + C m7 = ABC M7 = A' + B' + C'

Notas
1. Mantenha a disposio das combinaes dos valores lgicos das variveis, comeando com 000 e, em seguida, 001, 010, etc., como mostrado acima. 2. Enumere as linhas da tabela-verdade comeando com a Linha 0. 3. Para mintermos o Escreva o produto das variveis, complementando-as, sempre que seu valor lgico seja 0 na linha correspondente (Exemplo: Linha 2 - 010 - A'BC'). o Considere apenas as linhas onde o valor lgico da funo seja 1. 4. Para maxtermos o Escreva a soma das variveis, complementando-as, sempre que seu valor lgico seja 1 na linha correspondente (Exemplo: Linha 5 - 101 - A' + B + C'). o Considere apenas as linhas onde o valor lgico da funo seja 0. Para escrever a funo f(A,B,C) na forma de Mintermos, faa a soma ponderada dos Mintermos, onde o peso o valor correspondente na coluna da fuo, f(A,B,C) = 1.(A'B'C') + 0.(A'B'C) + 1.(A'BC') + 1.(A'BC) + + 0.(AB'C') + 0.(AB'C) + 1.(ABC') + 1.(ABC) que, aps desconsiderar-se os termos com peso 0, fica f(A,B,C) = A'B'C' + A'BC' + A'BC + ABC' + ABC = linha0 + linha2 + linha3 + linha6 + linha7 = m0 + m2 + m3 + m6 + m7

que a soma dos produtos (mintermos; m minsculo) das linhas 0, 2, 3, 6 e 7. Para Maxtermos o procedimento dual (substitui-se soma por produto, produto por soma e complementado por no complementado) f(A,B,C) = (1 + (A + B + C))(0 + (A + B + C'))(1 + (A + B' + C))(1 + (A + B' + C')). .(0 + (A' + B + C))(0 + (A' + B + C'))(1 + (A' + B' + C))(1 + (A' + B' + C')) que, aps desconsiderar-se os fatores com termos 1, fica f(A,B,C) = (A + B + C')(A' + B + C)(A' + B + C') = linha1 + linha4 + linha5 = M1 + M4 + M5 que o produto das somas (maxtermos; M maisculo) das linhas 1, 4, e 5. Veja mais sobre Mintermos e Maxtermos nos seguintes sites:

http://www.en.polyu.edu.hk/~ckli/dds2-1.html Formas cannicas(Mintermos e Maxtermos) Dada uma tabela-verdade, escreva a funo na forma de mintermos Veja como fcil reduzir um circuito lgico atravs de manipulao algbrica Mais sobre formas cannicas Veja, por ltimo, este glossrio e procure outros sites.

Anterior: Portas Lgicas Prxima: Mapa de Karnaugh

Retornar ao ndice de assuntos Voc pode falar comigo pelo e-mail: jbosco@inf.ufsc.br

Mapa de Karnaugh
(ltima atualizao: 21 de agosto de 1997) O Mapa de Karnaugh uma ferramenta de auxlio minimizao de funes booleanas. O prprio nome mapa vem do fato dele ser um mapeamento biunvoco a partir de uma tabela-verdade. Vejamos como feito este mapeamento.

Mapa de Karnaugh para 1 Varivel

Considere a tabela-verdade, j vista, de uma funo NOT, A f(A) = A' 0 1 1 0

Para se fazer um Mapa de Karnaugh a partir desta tabela-verdade, realiza-se a construo ilustrada na figura abaixo,

ou seja (veja que a varivel A, em verde, est indicando que a funo em questo s possui uma varivel independente): 1. Acrescenta-se mais uma coluna tabela-verdade original. Esta coluna tem por funo enumerar as linhas, a partir de zero (0). 2. Constroi-se tantos quadrculos quantas forem as linhas da tabela-verdade, enumerando-os com o nmero da linha correspondente no canto superior esquerdo de cada quadrculo (nmeros em preto). 3. Coloca-se os valores das variveis do lado de fora de cada quadrculo (nmeros em azul). 4. Coloca-se os valores da funo no centro de cada quadrculo, respeitando-se o nmero da linha correspondente (nmeros em vermelho).

Mapa de Karnaugh para 2 Variveis

Veja para funo de duas varveis (por exemplo, a funo AND),

Mapa de Karnaugh para 3 Variveis

Para funes de trs variveis independentes,

Mapa de Karnaugh para 4 Variveis

Para funes de quatro variveis independentes,

Note que, a partir do Mapa de Karnaugh para funes trs ou mais variveis independentes, h uma anotao das filas (linhas ou colunas) de quadrculos onde a varivel independente no muda de valor. Tambm observe que, de uma fila de quadrculos para outra fila, s h uma mudana de valor nas variveis. Observe que a ordem de numerao das linhas e colunas, representativas de combinaes de variveis, obedece o Cdigo de Gray (Gray Code), as vezes chamado de Cdigo Refletido.

Exemplos de Uso
Ex.1 - Considere a seguinte funo lgica de duas variveis, F(A,B),

Do lado da equao booleana, e pelo Teorema 11 visto no tpico lgebra de Boole, a reduo evidente. Do lado do Mapa de Karnaugh, os dois quadrculos contguos, contendo o valor lgico 1 cada, indicam que: 1. A varivel A no muda de valor lgico nos dois quadrculos contendo o valor lgico 1 da funo F (1 acima da tabela): mantenha a varivel A. 2. A varivel B muda de valor lgico nos dois quadrculos contendo o valor lgico 1 da funo F (0 e 1 esquerda da tabela): elimine a varivel B. Ex.2 - Considere, agora, a funo de trs variveis, F(A,B,C),

Por no ser trivial a concluso obtida com o mapa de Karnaugh, a segue a prova,

Como pode ser visto, o mapa de Karnaugh uma ferramenta eficiente para simplificar funes booelanas. Uma simplificao algbrica alternativa da funo acima fica como exerccio. Note que no mapa de Karnaugh acima, os quatro quadrculos contguos (linha 0 - coluna 11; linha 0 - coluna 10; linha 1 - coluna 11; linha 1 - coluna 10), contendo o valor lgico 1 cada, indicam que a varivel A no muda de valor lgico nos quatro quadrculos contendo o valor lgico 1 da funo F. Esta a razo de manter-se a varivel A (primeiro termo da simplificao). A varivel A muda de valor lgico nos dois quadrculos contendo o valor lgico 1 da funo F: elimine a varivel A, mantendo B e C complementadas (segundo termo da simplificao). Ex.3 - Considere, agora, a funo lgica do exemplo 2. Faremos sua minimizao atravs do conceito de maxtermos. Para isso, complete as lacunas com o dgito 0,

Note que, agora, estamos destacando os 0's adjacentes, e no os 1's adjacentes, como no exemplo 2. Para melhor compreenso do que isso significa, construa a tabela verdade da funo F e tambm de sua negao, F', A B C F F' Mintermos Maxtermos 0 0 0 1 0 m0=A'B'C' M0=A+B+C 0 0 1 0 1 m1=A'B'C M0=A+B+C' 0 1 0 0 1 m3=A'BC' M0=A+B'+C 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 0 m4=A'BC M0=A+B'+C' m6=AB'C M0=A'+B+C' m7=ABC' M0=A'+B'+C m8=ABC M0=A'+B'+C' 1 0 0 1 0 m5=AB'C' M0=A'+B+C

Donde voc pode concluir que os mintermos (ou maxtermos) que aparecem em F no aparecem em F', e vice-versa,

Significa que minimizar a funo F, via mintermos, equivalente a minimizar sua negao, F', via maxtermos. Se voc minimizar F', via mapa de Karnaugh atravs de mintermos, e, ento, calcular F (negando F'), voc tambm resolveu o problema do exemplo 2. O mapa de Karnaugh para F' ,

Minimizando F' e calculando F ( = (F')'), tem-se,

Este artifcio pode ser usado para minimizar funes com nmero de 0's ou 1's reduzido, usando-se uma ou outra tcnica. Aprenda mais sobre Mapa de Karnaugh e simplificaes de funes lgicas nos seguintes sites:

http://das-www.harvard.edu/cs/academics/courses/cs141/cs141.html http://www.cs.cornell.edu/Info/Courses/Spring-94/CS314/lec7/lec7.html http://www.cs.stedwards.edu/~jsnowde/ Procure outros sites na Internet.

Anterior: Mintermos e Maxitermos Prxima: Famlias de Circuitos Integrados

Retornar ao ndice de assuntos Voc pode falar comigo pelo e-mail: jbosco@inf.ufsc.br

Logica Mista. Circuitos Combinacionais

Lgica Mista
Aps a leitura do tpico 3.12 (Smbolos de Terminais de controle: Lgica Mista) do livro texto, voc deve ler o interessante artigo de Hudson e Beasley (The Mixed Logic Approach to Digital Design and Analysis) que discute a resistncia de alguns profissionais em adotar metodologias de Lgica Mista, preferindo usar a Lgica Positiva ou a Lgica Negativa. Neste artigo, Hudson e Beasley apresentam um overview sobre Lgica Mista e demonstram algumas das vantagens desta abordagem.

O hardware da porta disponvel na forma de circuitos integrados, CI, contendo desde algumas poucas at centenas de milhares de portas em um nico chip de silcio. As caractersticas funcionais de um tipo particular de porta so, em geral, especificadas pelo fabricantes em termos de comportamento eltrico do dispositivo fsico. Como j visto, trabalha-se com dois sinais de tenso eltrica (5 V e 0 V), cada um representando um nvel lgico HIGH (H: alto) ou LOW (L: baixo) a nvel de circuito (hardware). Estes nveis (representao fsica) precisam ter seus correspondentes lgicos (representao lgica, de projeto) 1 ou 0. O ponto : 1 representa o nvel H (lgica positiva) ou L (lgica negativa). Como um exemplo, veja a porta NAND j tratada,

At agora, apenas tratou-se da Lgica Positiva (H: 1; L: 0). Na Lgica Negativa, invertem-se os valores lgicos, como pode servisto na tabela abaixo,
Lgica Positiva Lgica Negativa

A B (AB)' 0 0 0 1 1 0 1 1 1 1 1 0

A B (AB)' 0 0 0 1 1 0 1 1 0 0 0 1

ambos implementam o hardware descrito na tabela abaixo, A B (AB)' L L L H H L HH H H H L

Se voc preferir, pode seguramente trabalhar com lgica positiva. A escolha sua. De qualquer modo aqui vo alguns smbolos equivalentes para a porta NAND,

Note que tanto o crculo quanto a meia seta indicam inverso dos valores lgicos. Portanto, todas as vezes que voc ver tais smbolos, j sabe o que significam.

Circuitos Combinacionais
A principal caracterstica dos Circuitos Combinacionais pode ser resumida como segue: a classe de circuitos digitais que, em um dado instante de tempo, o estado (os valores) de todas as saidas depende apenas dos valores das entradas neste mesmo instante de tempo. Isto , no depende de seus valores passados. Este tipo de circuito lgico pode ser visto como uma caixa preta com N entradas e P saidas, conforme a figura abaixo,

Como um exemplo prtico, considere (PALMER & PERLMAN) o que ocorre com a maioria das calculadoras eletrnicas e relgios digitais que fazem uso ostensivo de um componente eletrnico conhecido por display de sete segmentos (seven-segment display). Cada algarismo (ou dgito) composto de sete barras de material semicondutor emissor de luz (ou de cristal lquido de absoro de luz), como pode ser visto na figura abaixo,

Uma amostra de como esses segmentos fornecem os dez dgitos mostrada abaixo. Note que apenas os segmentos de interesse so energizados.

Essas barras so energizadas de forma seletiva no sentido de fornecer visualmente o dgito desejado. Para mostrar o nmero 2, por exemplo, os segmentos a, b, g, e e d so energizados. Como exerccio, crie a tabela-verdade para a lgica que recebe um dgito BCD (dgitos BCD de entrada: w, x, y e z)como entrada e fornea as sadas de sete segmentos (cada dgito formado pelas saidas 1 ou 0 de cada segmento: a, b, c, d, e, f e g) correspondentes aos dgitos do display, obedecendo a caixa preta abaixo,

A tabela-verdade requerida tem a seguinte forma, Equivalente BCD Decimal 0 1 2 3 4 abcde f g wxyz 0000 ? ? ? ? ? ? ? 0001 ? ? ? ? ? ? ? 0010 ? ? ? ? ? ? ? 0011 ? ? ? ? ? ? ? 0100 ? ? ? ? ? ? ?

5 6 7 8 9

0101 ? ? ? ? ? ? ? 0110 ? ? ? ? ? ? ? 0111 ? ? ? ? ? ? ? 1000 ? ? ? ? ? ? ? 1001 ? ? ? ? ? ? ?

Uma vez completada a tabela-verdade acima, projete um circuito lgico combinacional, fazendo uso do Mapa de Karnaugh para minimizar as funes lgicas encontradas e desenhe o seu diagrama eletrnico com todas as portas necessrias sua implementao no laboratrio. Conhea mais sobre display de sete segmentos 1. 2. 3. 4. 5. Light Emitting Polymer Technology Seven Segment Numeric Display Low Current Multiplexing LED Displays Tamanho dos dgitos (Digit Sizes) Cambridge Display Technology (CDT)

Anterior: Famlias de Circuitos Integrados (CI) Prxima: Decodificador.

Codificador Retornar ao ndice de assuntos Voc pode falar comigo pelo e-mail: jbosco@inf.ufsc.br