1. Los diferentes tipos de cach se organizan por niveles, formando una jerarqua.

En general se cumple que, a mayor cercana a la CPU, se presenta mayor velocidad de acceso y menor capacidad de almacenamiento.
A.

i. Nivel 1 (L1): Conocido como cach interno, es el nivel ms cercano a la CPU (est en el mismo ncleo) con lo que el acceso se produce a la velocidad de trabajo del procesador (la mxima velocidad). Presenta un tamao muy reducido, en Intel (4 a 32 KB), en VIA/Cyrix (1 a 64 KB), en AMD (8 a 128 KB). ii. Nivel 2 (L2): Conocido como cach externo, inicialmente se instalaba en la placa base (en el exterior de la CPU). A partir de losprocesadores Pentium 4 vienen incorporado en el procesador (no precisamente en el ncleo). El nivel L2 apareci con el procesador Pentium Pro, es una memoria ms lenta que L1, pero de mayor capacidad. Los tamaos tpicos de la memoria cach L2 oscilan en la actualidad entre 256 KB y 4 MB. iii. Nivel 3 (L3): Se encuentra en algunas placas base, procesadores y tarjetas de interfaz. El procesador de Intel Itanium trae contenida en su cartucho al nivel L3 que soporta un tamao hasta de 4 MB, y el Itanium 2 tolera hasta 6 MB de cach L3. iv. Nivel 4 (L4): Se encuentra ubicado en los perifricos y en algunos procesadores como el Itanium. B. Cach de memoria: De acuerdo a la ubicacin fsica que tienen en el sistema se denominan o identifican por niveles: C. Cach de memoria RAM: La memoria principal RAM suele hacer de cach para los dispositivos de almacenamiento y otros tipos de perifricos. D. Cach en disco duro: Utilizadas por los navegadores Web y algunos perifricos.
La bsqueda de informacin comienza por la cach L1, y se va subiendo nivel a nivel en caso de no encontrar lo que se busca en el nivel actual. Cuantas ms capas se asciende, mayor es el tiempo de espera. Pero, a mayor cercana a la CPU, la probabilidad de encontrar lo que se busca es mayor. Esta forma de trabajo resulta una excelente relacin de compromiso entre diversos factores, y consigue mejorar el rendimiento del ordenador de forma notable.
INFORMACIN DE MEMORIA CACH Y VELOCIDAD DE ALGUNOS PROCESADORES INTEL MODELO 8088 8086 80c86 80186 80286 VELOCIDAD EN MHz 8 8 8 16 20 CACH L1 EN KB 0 0 0 0 0 CACH L2 EN KB 0 0 0 0 0

80386DX 80386SX 80486SLC

40 25 25 33

0 0 8 8 8 8 8 8 8 8 8 8 8 16 16 16 16 32 32 16 16 32 32 32

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 256-512 256-512 512 512 512

80486DX

25 33 50

80486SX

20 25 33

80486DX2

40 50 66

80486DX4

75 100

Pentium

75 100

Pentium MMX

166 233

Pentium Pro

150 200

Pentium II

233 450

Pentium II Xeon

400

450 Pentium III 450 1000 Pentium III Xeon 500 800 Celeron 266 600 Pentium 4 1400 2000

32 32 32 32 32 32 32 32 32

512 512 256 512 256 0 128 256 512

2. 3.

Niveles de cach Estructura y funcionamiento interno de una cach de memoria

La memoria cach est estructurado por celdas, donde cada celda almacena un byte. La entidad bsica de almacenamiento la conforman las filas, llamados tambin lneas de cach. Por ejemplo, una cach L2 de 512 KB se distribuye en 16.384 filas (16 KB) y 32 columnas (32 bytes).

Cuando se copia o se escribe informacin de la RAM, por cada movimiento siempre cubre una lnea de cach (en la cach anterior, siempre se mueven 32 bytes). La memoria cach tiene incorporado, un espacio de almacenamiento llamado Tag RAM, que indica a que porcin de la RAM se halla asociada cada lnea de cach, es decir permite traducir una direccin de RAM en una lnea de cach concreta. Para que la RAM se reparte entre las lneas de cach disponibles, existen 3 tcnicas: a. Esta tcnica permite una bsqueda muy rpida, ya que cada posicin de RAM slo puede estar en una determinada lnea. Sin embargo, la probabilidad de encontrar la informacin buscada es mnima.

b. Cach de mapeo directo: La memoria RAM se divide en porciones de igual tamao, de acuerdo a la cantidad de lneas de cach existan. Cada lnea de cach es un recurso a compartir por las direcciones de memoria de una porcin diferente. Por ejemplo, si se dispone de una RAM de 64 MB y la cach de 512 KB, cada lnea podr almacenar 32 de las 4.096 direcciones que contiene la porcin de RAM asociada (64 MB/ 16.384 lneas = 4.096 bytes / lnea). c.Cach completamente asociativa: Cada lnea de cach se puede llenar con cualquier grupo de posiciones de la memoria RAM. En este caso, el porcentaje de acierto es mximo. En cambio, el tiempo de acceso es muy elevado, puesto que una posicin de RAM puede estar en cualquier lnea de cach (esto es lento, incluso empleando algoritmos de bsqueda avanzados). d. Cach asociativa por conjuntos de N lneas: La cach se divide en conjuntos de N lneas, a cada conjunto se le asocia un grupo de posiciones de RAM. Dentro del conjunto asignado, una posicin de RAM puede ir a parar a cualquiera de las N lneas que lo forman, es decir dentro de cada conjunto la cach es totalmente asociativa. Esta situacin es la ms equilibrada, puesto que se trata de un compromiso entre las tcnicas anteriores. Si se hace N=1, se tiene una cach. De mapeo directo. Si N es igual al nmero de lneas de la cach, se tiene una cach completamente asociativa. Si se escoge un valor de N apropiado, se alcanza la solucin ptima.
Normalmente, la cach L2 es de mapeo directo, mientras que la cach L1 es asociativa por conjuntos de N lneas.

1. El procesador genera la direccin X, de la palabra a leer. Si la palabra est en la cach, es enviada al procesador. Caso contrario, el bloque que contiene a la palabra (en memoria principal) se carga en cach y la palabra se enva al procesador. En el diagrama se ilustra esta operacin:

2.

Lectura de la cach

El proceso de escritura en cach es se da directamente. Para trasladar informacin de la cach a la RAM, hay dos polticas de escritura fundamentales:

a. Write-back: La informacin se escribe directamente en la cach, sin actualizar la RAM. Cuando una posicin de la cach debe ser utilizada por otra posicin de RAM diferente, su contenido actual se traslada a la RAM, asegurando la coherencia entre ambas memorias. b. Write-througth: Cada vez que se escribe en una lnea de cach, se actualiza la RAM. Esta tcnica conlleva un acceso continuo a la RAM, por lo que el rendimiento es pobre.