LOS PROCESADORES RISC Y CISC Durante gran parte de la historia de las computadoras personales, los modelos predominantes de microprocesadores

han sido de Intel Corp. El primer procesador de IBM PC fue el Intel 8088. Las generaciones de procesadores Intel que siguieron pertenecen a la familia '86, los 8086, 80286, 80386, 80486. Todas ellas, versiones ms elaboradas del 8088 original, con mejor desempeo por alguna de estas dos cualidades: operacin ms rpida o tratamiento simultneo de muchos datos. El 8088 operaba a 4,7MHz (4,7 millones de oscilaciones por segundo) mientras que algunos chips del Pentium llegan hasta 900MHz. El 8088 registraba 8 bits de datos por vez, en tanto que el 80486 lo hace con 32 bits. Pese a estas alteraciones, los procesadores Intel, incluido el 80486, estn basados en una filosofa de proyecto denominada CISC, del ingls complex instruction set computing: computacin por conjunto complejo de instrucciones. El proyecto CISC emplea comandos que incorporan muchas pequeas instrucciones para realizar una nica operacin. En algn sentido, es una herramienta de cortar y empalmar datos y cdigos. Se puede comparar su funcionamiento al de un bstur: corta pedazos ms pequeos y delicados de datos y cdigos para alternarlos (cambiarlos segn una sucesin) en un proyecto. Ese bistur se llama, en ingls, reduced instruction set computing: RISC, computacin por conjunto reducido de instrucciones). Los proyectos RISC se encuentran en procesadores nuevos como el Alpha de DEC, RISC6000 de IBM, el procesador Power PC y, en cierto grado, los procesadores Pentium de Intel. El RISC es un programa poco complicado que utiliza diversas

instrucciones simples para ejecutar en menos tiempo una operacin comparable a la realizada por un nico procesador CISC al ejecutar un comando grande y complicado. Los chips RISC son fsicamente ms chicos que los chips CISC. Como tienen menos transistores, generalmente su produccin es ms barata y estn menos propensos al calentamiento. Se prev que en el futuro los procesadores tendrn un programa RISC, lo que probablemente es correcto, pero no hay un movimiento de grandes ventas de RISC por dos razones, la ms importante es mantener la compatibilidad con un gran nmero de programas aplicativos, escritos para funcionar con los anteriores procesadores CISC de Intel. Otra razn es que no se obtiene un beneficio completo de la arquitectura RISC sino se est usando un sistema operacional y programas que hayan sido escritos y compilados especficamente para aprovechar totalmente las operaciones RISC. Es una situacin clsica del huevo y la gallina. Algunos fabricantes de computadoras ofrecen procesadores RISC como forma de proyectarse hacia una tecnologa de punta. Ejecutan antiguos programas CISC a travs de emulacin de procesadores CISC, esto anula las ventajas del RISC. Adems, la mayora de los fabricantes regulan sus proyectos segn convenga a sus inversiones y, al mismo tiempo, los creadores de software son reacios a convertir sus programas a versiones compiladas para RISC, ya que no hay muchas personas que posean PC basadas en RISC. Lo probable es que los procesadores evolucionen por la va que Intel experimente como ms segura. En algn momento, acabaremos usando arquitectura RISC, aunque la mayora de los usuarios ni se enterar en qu momento sus computadoras cruzaron la lnea divisoria

entre los dos proyectos. EL CISC (COMPUTACION POR CONJUNTO COMPLEJO DE INSTRUCCIONES) Este componente se muestra en la figura 5, las referencias son las siguientes: 1) Construido en el interior de la memoria de slo lectura de un microprocesador CISC hay un conjunto grande de comandos que contienen diversos subcomandos necesarios para completar una nica operacin, como una multiplicacin de dos nmeros o el movimiento de una cadena de texto hacia otra posicin en la memoria. Siempre que el sistema operacional o el programa aplicativo solicita que el procesador realice una tarea, el programa enva hasta el procesador el nombre del comando junto con cuantas otras informaciones precise, como las localizaciones en la RAM de los dos nmeros a multiplicar. 2) Como los comandos CISC no tienen todos el mismo tamao, el microprocesador examina el comando para saber cuntos bytes de espacio de procesamiento necesita e inmediatamente reserva esa cantidad en la memoria interna. Como hay diversas formas de carga y almacenamiento, el procesador precisa determinar cul es la ms correcta para cada uno de los comandos. Estas dos tareas preliminares disminuyen el tiempo de ejecucin de la mquina. 3) El procesador enva el comando solicitado por el programa hasta la unidad de decodificacin, que traduce el comando complejo en un microcdigo, serie de instrucciones menores ejecutadas por el nanoprocesador, que es como un procesador dentro del procesador. 4) Como una instruccin depende de los resultados de otra instruccin, las instrucciones son ejecutadas de una por vez. Todas las dems instrucciones quedan enfiladas hasta que la ins-

truccin corriente se complete. 5) El nanoprocesador ejecuta cada una de las instrucciones del microcdigo a travs de circuitos complejos porque las instrucciones necesitan completar diversos pasos antes de estar totalmente ejecutadas. El movimiento a travs de circuitos complejos exige ms tiempo. Los procesadores CISC necesitan tpicamente entre cuatro a diez ciclos de reloj para ejecutar una nica instruccin. En un caso extremo, un 80386 usar hasta 43 ciclos de reloj para ejecutar una nica operacin matemtica. COMPUTACION POR CONJUNTO REDUCIDO DE INSTRUCCIONES (RISC) Vea la figura 6. 1) Las funciones de comando construidas en un procesador RISC constan de diversas instrucciones pequeas e individuales que realizan una nica tarea. El programa aplicativo, que precisa ser recompilado especialmente para un procesador RISC, realiza la tarea de instruir el procesador sobre cul combinacin de sus comandos menores debe ejecutar para completar una operacin mayor. 2) Todos los comandos RISC son del mismo tamao y se cargan y almacenan de una nica forma. Segn esto, como cada comando es una forma de microcdigo, los procesadores RISC no precisan que las instrucciones por una unidad de decodificacin para traducir los comandos complejos en microcdigo ms simples. Por consecuencia, los comandos RISC se cargan para ejecucin mucho ms rpidamente que los comandos CISC. 3) Durante la compilacin del programa especfico para un chip RISC, un compilador determina cules comandos no dependen de los resultados de otros comandos. Como estos comandos no tienen que esperar otros comandos, el procesador ejecuta simultneamente

hasta 10 comandos paralelos. 4) Como el procesador RISC trabaja con comandos ms simples, sus circuitos tambin se simplifican. Los comandos RISC tienen menor nmero de transistores en circuitos ms cortos, de tal forma que se ejecutan ms rpidamente. Como consecuencia, los procesadores RISC emplean usualmente un ciclo de reloj de la CPU por instruccin. El nmero de ciclos necesario para interpretar y ejecutar instrucciones RISC es bastante menor que el tiempo necesario para cargar y decodificar un comando CISC complejo y luego ejecutar cada uno de sus componentes.