LABORATORIO N 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

Circuitos Lineales con Amplificadores Operacionales

Alumnos: Fernando Angel Liozzi (41878), Leandro Sahuet (100490), Francisco Tscherig (86581), Ricardo Fonseca (97022) Profesores: TITE-1 Ing. Juan Carlos Revello, ASD-2 Ing. Marcelo Araos, AYS-3 Srta. Noelia Martnez Sartoe Facultad de Ingeniera Universidad Nacional del Comahue Informe de Laboratorio n 3 - Electrnica II

I.

IntroduccIn

R2 10k +12 U1 LM358/NS R3 -12 1k Vo

n amplificador operacional (op-amp), es un amplificador diferencial de ganancia muy alta que se utiliza como bloque constructivo para el diseo de una amplia gama de circuitos electrnicos. Se representa mediante un tringulo y las caractersticas que lo definen son: ganancia diferencial muy alta, ganancia en modo comn extremadamente baja, impedancia de entrada muy alta e impedancia de salida muy baja. La Fig. 1 muestra la unidad opamp bsica. La entrada positiva (+) produce una salida que est en Fig. 1. Op-amp bsico. fase a la seal aplicada, y en cambio, una entrada en la terminal de entrada negativa (-) da como resultado una salida de polaridad opuesta. La importancia del amplificador operacional en la electrnica actual es que permite disear bloques funcionales con un comportamiento que es independiente de las caractersticas del elemento amplificador. Con l se consigue disear circuitos electrnicos muy precisos y estables an cuando se utilice tecnologa semiconductora que en s es imprecisa e inestable. Algunos de estos bloques funcionales con los que experimentamos son el amplificador inversor, amplificador no inversor, circuito restador y circuito integrador. En cada uno de ellos analizamos su funcionamiento de forma terica contrastando con la experimentacin. Pudimos apreciar cmo para muchas de las aplicaciones de baja frecuencia, los amplificadores operaciones que actualmente se fabrican tienen un comportamiento muy parecido al ideal.

Vi

R1

V3 1k AC 1

Fig. 2. Circuito del amplificador inversor. Este amplificador consta de las resistencias externas R1, R2 y R3. R1 y R2 se utilizan para definir la ganancia de tensin con realimentacin. R3 se coloca con el fin de igualar en la medida de lo posible las corrientes de entrada del operacional en estado de reposo.

II.

AmplIfIcAdor Inversor

El circuito mostrado en la Fig. 2 corresponde al amplificador inversor. La funcin de transferencia de este circuito es

V R Av f = Vo =- R2 i 1
Puede verse que el cociente de resistencias determina la ganancia en lazo cerrado, y el signo menos (-) determina que hay inversin en la tensin de salida con respecto a la tensin de entrada. La resistencia R3 no forma parte de la configuracin inversora ni de otras configuraciones, pero se coloca con el propsito

de igualar las corrientes de entrada del operacional en estado de reposo. Un anlisis sencillo permite determinar que el valor de esta resistencia R3 corresponde al paralelo de R1 y R2. Una vez que fijamos el valor de R3 en 1 kW, no pudimos apreciar tensin en el borne no inversor del amplificador, pero calculamos que sera aproximadamente 50 mV. La Fig. 3 se obtuvo al inyectar tensiones continuas en la entrada, verificando el valor de la salida. Sobre la parte lineal de la curva experimental, es decir, antes de que el op-amp entre en saturacin, se realiz un anlisis de regresin lineal1. De esta forma se pudo determinar la pendiente de la recta que corresponde al valor experimental de la ganancia de tensin. Av f =- 10.12 (5) 2. Puede verse en el anlisis estadstico de Monte Carlo gran dispersin de las curvas cerca de la saturacin del op-amp. Esta variabilidad se debe principalmente a la falta de simetra en la fuente de alimentacin partida del op-amp, ms que a variabilidad debida a la tolerancia de los componentes. Al alcanzar la tensin de salida valores cercanos a los lmites impuestos por la tensin de alimentacin del op-amp, la amplificacin se hace imposible por la saturacin del operacional. Al inyectar una seal senoidal de pocos milivoltios en la en1 El anlisis se hizo mediante el mtodo de York. Este mtodo tiene en cuenta para el ajuste la incertidumbre en la medida, tanto en la tensin de entrada como en la tensin de salida. 2 El nmero entre parntesis corresponde a la incertidumbre sobre el ltimo dgito.

electrnica

LABORATORIO N 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

Avf = 10.12(5)
-2

Tensin de salida, Vo [V]

-4

-6

-8

-10

Fig. 5. Medicin del Slew Rate entre el 10% y el 90% del flanco de bajada utilizando las funciones propias del osciloscopio. Canal 1 entrada, 2 salida.

-12

0.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

Fig. 3. Tensin de salida en funcin de la tensin de entrada para el amplificador inversor de la Fig. 2. En naranja se muestran los datos experimentales con su banda de incertidumbre en la salida y sus cota de incertidumbres en la entrada. En marrn a trazos la recta de regresin sobre los valores en el rango lineal. En verde la simulacin spice con el modelo del op-amp LM358. En gris el anlisis de Monte Carlo.

Tensin de entrada, Vi [V]

del amplificador ya que a frecuencias por debajo del corte se comportar como circuito abierto. Por el contrario el capacitor en paralelo con R2 limitar la frecuencia de corte superior debido a que a frecuencias ms altas de la de corte, la reactancia capacitiva es muy grande. La funcin de transferencia en este caso es

trada, obtenemos a la salida una seal senoidal amplificada e invertida. Este actividad se muestra en la Fig. 4 para una frecuencia de la seal de entrada de 1 KHz. El slew rate de un amplificador se define como el rango mximo de cambio de la tensin de salida para todas las seales de entrada posibles. Representa la incapacidad de un amplificador para seguir variaciones rpidas de la seal de entrada. El clculo del slew rate del op-amp se efectu considerando el flanco de bajada de la seal de salida entre el 10% y 90% de su excursin. Basamos nuestros procedimiento en dos mtodos, uno mediante funciones incorporadas en el osciloscopio, Fig. 5 y mediante algoritmos especializados, Fig.6. Por ambos mtodos se obtienen resultados similares, SR = 0.253 V ns . La hoja de datos del fabricante indica SR = 0.3 V ns . Podemos limitar la respuesta en frecuencia del amplificador agregando capacitores en serie con R1 y paralelo con R2. El capacitor en serie con R1, limitar la frecuencia de corte inferior

Z 2 Av f =- Z2 =- 1 1 a C s + R1 k 1

1 -1 aC2 s + R k

De la expresin anterior, no podemos decir que la ganancia de tensin sea el cociente de las resistencias - R2 R1 . Si llamamos m al factor de ganancia de tensin requerido y fijamos el valor de R1, tenemos

C1 =

donde f1 es la frecuencia de corte inferior y f2 la frecuencia de corte superior.

2
Fall Time=1.41038E-5 Fall Range=3.5752

1 r $ R1 7^ f2 - f1h - f12 - 6f1 f2 + f22 A 1 C2 = 2r $ m $ R1 (f2 - f1)

1
SR =

Tensin, Vo [V]

V V = 0.253 t s

-1

-2

-20

-10

10

20

30

Fig. 4. Seales senoidales de entrada (canal 1) y de salida (canal 2) al circuito amplificador inversor.

Fig. 6. Medicin del Slew Rate mediante algoritmos dedicados a tal propsito. Se lo calcula entre el 10% y el 90% del flanco de bajada.

Tiempo, t [s]

electrnica

LABORATORIO N 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

Una vez obtenidos C1 y C2, podemos calcular el valor de R2 para obtener la ganancia deseada m.

CR R2 = C 1 1 1 m - C2
Evaluando numricamente con f1=100 Hz, f2=10 KHz, m=10 y R1=1 KW, tenemos

C1 = 1.56 nF C2 = 1.61 nF R2 = 10.1 KX

En la Fig. 7 se muestran la curva terica de la respuesta en frecuencia resultado de las ecuaciones anteriores (rojo), las curvas del anlisis estadsticos con valores comerciales de componentes ms prximos a los analticos y sus tolerancias (grises) y los puntos experimentales lmites cuando detectamos una cada
20
Fig. 8. Determinacin aproximada de la frecuencia de corte inferior para el amplificador inversor limitado en banda. Vemos que a los 130 Hz la tensin de salida cae 3 dB desde su valor mximo. Canal 1 entrada, canal 2 salida.

-3.01 dB

Ganancia de Tensin, Avf [dB]

10

10

100

1k

10k

100k

Fig. 9. Determinacin aproximada de la frecuencia de corte superior para el amplificador inversor limitado en banda. Vemos que a los 9 KHz la tensin de salida cae 3 dB desde su valor mximo. Canal 1 entrada, canal 2 salida.

Fig. 7. Respuesta en frecuencia del amplificador inversor al limitar su ancho de banda. En rojo se muestra la curva terica, donde se aprecia que los lmites de -3.01 dB corresponden a las frecuencias de corte requeridas y que ganancia de tensin es de 10. En gris se muestra el anlisis de Monte Carlo con valores de componentes reales ms prximos a los tericos. En naranja los datos experimentales, se marcaron los puntos lmites donde se detect una cada de -3 dB aproximadamente.

Frecuencia f, [Hz]

R1 1k

R2 10k +12 U1 LM358/NS -12 Vo

de -3 dB (naranja). Podemos considerar que con cierto margen de error cumplimos con los requisitos de diseo. La Fig. 8 muestra la seal de entrada (canal 1) y la seal de salida (canal 2) del amplificador, se observa que a los 130 Hz aproximadamente la amplitud de la seal de salida ha decado 3 dB. Lo mismo ocurre a los 9 Khz, esta situacin se muestra en la Fig. 9.

Vi V3 AC 1

III.

AmplIfIcAdor no Inversor

El circuito mostrado en la Fig. 10 corresponde al amplificador no inversor. La funcin de transferencia de este circuito es

R Av f = 1 + R2 1
La Fig. 11 se obtuvo al inyectar tensiones continuas en la

Fig. 10. Circuito del amplificador inversor. Este amplificador consta de las resistencias externas R1 y R2 que se utilizan para definir la ganancia de tensin con realimentacin.

electrnica

LABORATORIO N 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

12

Avf = 11.16(6)
10

R3 1k +12 R2 1k V3 U1 LM358/NS -12

R6 1k +12 U2 Vo

V1

R1

R5 1k

Tensin de salida, Vo [V]

V2 V4 1k

R4 1k AC 1

LM358/NS -12 R7 500

Fig. 13. Circuito restador (recuadro rojo) y circuito inversor (recuadro azul). Debido a la naturaleza inversora del circuito restador, se coloc en cascada un circuito inversor para contrarrestar este efecto. La salida efectiva del circuito completo es la diferencia entre la tensin V1 y la tensin V2.

Iv.
0 0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4

cIrcuIto restAdor

Fig. 11. Tensin de salida en funcin de la tensin de entrada para el amplificador no inversor de la Fig. 10. En naranja se muestran los datos experimentales con su banda de incertidumbre en la salida y sus cota de incertidumbres en la entrada. En marrn a trazos la recta de regresin sobre los valores en el rango lineal. En verde la simulacin spice con el modelo del op-amp LM358. En gris el anlisis de Monte Carlo.

Tensin de entrada, Vi [V]

Tensin de salida (resta), Vo [V]

entrada, verificando el valor de la salida. Sobre la parte lineal de la curva experimental, es decir, antes de que el op-amp entre en saturacin, se realiz un anlisis de regresin lineal. De esta forma pudo determinarse la pendiente de la recta que corresponde al valor experimental de la ganancia de tensin. Av f = 11.16 (6) . Puede verse en el anlisis estadstico de Monte Carlo gran dispersin de las curvas cerca de la saturacin del op-amp. Esta variabilidad se debe ms a la falta de simetra en la fuente de alimentacin partida del op-amp, que a la tolerancia de los componentes. Al alcanzar la tensin de salida valores cercanos a los lmites impuestos por la tensin de alimentacin del op-amp, la amplificacin se hace imposible por la saturacin del operacional. Al inyectar una seal senoidal de pocos milivoltios en la entrada, obtenemos a la salida una seal senoidal amplificada. Esta actividad se muestra en la Fig. 12 para una frecuencia de la seal de entrada de 1 KHz.

El circuito de la Fig. 13 corresponde al circuito propuesto para efectuar la diferencia de las tensiones V1 y V2. Debido a la naturaleza inversora del circuito restador, se coloc en cascada un circuito inversor de ganancia unitaria para no alterar la operacin matemtica que se intenta resolver. Este tipo de configuracin tiene una resistencia de entrada baja en comparacin con otro tipo de restadores como por ejemplo el amplificador de instrumentacin. Al ser todas las resistencias iguales, la salida se reduce a la diferencia de las entradas, esto es: Vo = V1 - V2 . En caso de que las resistencias no sean iguales, la salida total ser

Como se ve en la expresin anterior, la salida depende en

6 4 2 0 -2 -4 -6 -8 -10 -12

R4 ^ R1 + R3h R R Vo = R6 < R3 V1 V2F 5 1 R1 ^ R2 + R4h

Tensin V1 (minuendo): Fija en 5.11 V

Avf = 1.013(3)

10

12

14

16

18

20

Tensin de entrada (sustraendo), V2 [V]

Fig. 14. Tensin de salida (resta) en funcin de la tensin de entrada V2 (sustraendo) para el restador de la Fig. 13. El valor de V1 (minuendo) se dej fijo. En naranja se muestran los datos experimentales con su banda de incertidumbre para la salida y sus cota de incertidumbres en la entrada. En marrn a trazos la recta de regresin sobre los valores en el rango lineal. En verde la simulacin spice con el modelo del op-amp LM358. En gris el anlisis de Monte Carlo considerando fuentes ideales.

Fig. 12. Seales senoidales de entrada (canal 1) y de salida (canal 2) al circuito amplificador no inversor.

electrnica

LABORATORIO N 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

cierta medida del valor de todas las resistencias y fuentes de tensin; como stas en la prctica no son ideales la variabilidad en la salida de un sistema real puede ser significativa para una operacin matemtica. A efectos de ver slo la influencia de la variacin de las resistencias en el circuito, se realiz un anlisis de Monte Carlo considerando que las fuentes de tensin son ideales; como este hecho en la prctica tampoco se da, la variabilidad real es an mayor. En la Fig. 14 se resume toda esta experiencia. En color naranja se muestras los datos experimentales y marrn su recta de ajuste (York), en verde la simulacin spice considerando siempre los valores centrales de los componentes y todo ideal. En gris el anlisis estadstico.

24 16 8
Comportamiento integrador

210 180 150

-3.01 dB @ 10 Hz Ganancia 0 dB @ 100 Hz

Ganancia de tensin, Av [dB]

0 -8 -16 -24 -32 -40 -48 -56 -64

120 90

30 0 -30 -60 -90 -120 10000

v.

cIrcuIto IntegrAdor

El circuito de la Fig. 15 corresR ponde a un integrador ideal. Este C Vi circuito no se usa en la prctica Vo de forma discreta ya que cualquier U seal pequea de DC en la entrada puede ser acumulada en el capaci- Fig. 15. Integrador ideal. tor hasta saturarlo por completo; sin mencionar la caracterstica de offset del mismo operacional, que tambin es acumulada. La funcin de transferencia del integrador ideal es

10

100

1000

Fig. 17. Respuesta en frecuencia del integrador sin amplificar y desfasar (lnea a trazos) y salida total con amplificacin y desfasaje (lnea slida), en rojo ganancia de tensin y en azul fase. Los ejes verticales se sincronizaron para poder comparar. Se marc la cada de -3.01 dB para 10 Hz, la zona donde comienza la integracin y la ganancia unidad a 100 Hz para la salida total integrada.

Frecuencia, f [Hz]

1 Av =- RCs
Esta funcin de transferencia tiene un polo en el origen, desfasa de forma constante -p/2 y atena 20 dB por dcadas. El circuito que se muestra en la Fig. 16 corresponde a nuestro integrador diseado para que efecte la integracin a partir de frecuencias de 100 Hz. La etapa integradora posee la siguiente funcin de transferencia

R 1 Av =- R2 $ 1 + R C s 1 2 1
Esta funcin de transferencia decae 20 dB por dcadas despus del polo, pero recin despus de 1 dcadas comienza a desfasar p/2, por lo tanto si queremos integrar seales a partir

de los 100 Hz, debemos forzar al polo a que est 1 dcada antes e invertir la seal para que el desfasaje sea -p/2. En nuestro diseo, debemos colocar el polo en 10 Hz. Al hacer esto, tambin estamos atenuando nuestra seal integrada 20 dB por debajo de su frecuencia de corte, en necesario despus amplificarla. Por ello se coloc una etapa amplificadora inversora con ganancia 20 dB. De esta manera logramos el desfasaje requerido y ganancia unidad (0 dB) para una frecuencia de 100 Hz. Continuaremos nuestro anlisis escogiendo resistencias iguales as reducimos el lgebra. Llamamos a todas las resistencias R y al nico capacitor C. Ahora la frecuencia de corte de nuestro integrador la ponemos a 10 Hz, esto es

1 1 2rRC = 10 Hz & C = 20rR

Eligiendo el valor de R en 1 KW, tenemos

C1 15.9 R2 1k +12 U1 -12 R3 500 R5 10k +12 U2 Vo -12 R6 1k

C = 15.9 nF
En la Fig. 17 se muestran los resultados tericos del diseo, en color rojo se muestran las curvas de ganancia y en color azul las fases. En lnea punteada el comportamiento del circuito integrador antes de ser amplificado y en lnea slida la salida total del diseo integrador. Se observa que antes de ingresar a la etapa amplificadora inversora, se logr ubicar correctamente el polo en 10 Hz y que a los 100 Hz se tiene una atenuacin de 20 dB y un desfasaje de +90. Simplemente ahora falta amplificar e invertir la fase 180, de +90 a -90, y esto se logra con la etapa amplificadora inversora. La respuesta en frecuencia total del sistema se muestra con lneas slidas en la Fig. 17. Se ve claramente que a partir de 100 Hz el circuito completo se comporta como un integrador. En la Fig. 18 se muestra la salida del integrador sin la etapa de inversin y amplificacin, puede verse que hace falta amplificar la seal e invertir la fase 180 para que la integracin sea correcta.

Vi V3

R1 1k

R4 1k

AC 1

Fig. 16. Circuito integrador diseado para integrar a partir de frecuencias de 100 Hz. Para anular la naturaleza inversora y atenuadora de la etapa integradora, se coloca una etapa de amplificador inversor; usamos Av=-10.

electrnica

Fase, []

60

LABORATORIO N 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

Fig. 18. Seales senoidales de entrada (canal 1) y de salida (canal 2) del circuito integrador, antes de entrar en la etapa amplificadora inversora.

Fig. 21. Seales arbitrarias de entrada (canal 1) y de salida (canal 2) del circuito integrador. La integracin se efecta correctamente.

Desde la Fig. 19 y hasta la Fig. 21 se presentan distintas seales que ingresan al circuito (canal 1) y la salida del circuito ya integrada (canal 2).

vI.

conclusIones

Se comprob la importancia del op-amp en los diseos de bloques funcionales y como estos no dependen de sus caractersticas, siempre hablando en sentido del circuito externo al op-amp. Esto hace de los amplificadores operacionales dispositivos electrnicos muy verstiles. Se experiment con varias configuraciones lineales de los op-amp, observndose alta linealidad en el rango de no saturacin del mismo, un slew rate muy aceptable para frecuencias y tensiones medias y un fcil diseo de los componentes externos. En todas estas configuraciones el comportamiento de los op-amp es muy parecido al ideal.
Fig. 19. Seales senoidales de entrada (canal 1) y de salida (canal 2) del circuito integrador completo. # sin ^ t h dt = - cos ^ t h + K .

referencIAs
[1] R. L. Boylestad and L. Nashelsky, Electrnica: Teora de Circuitos y Dispositivos electrnicos, dcima ed. Mxico: PEARSON EDUCACIN, 2009, ISBN: 978-607-442-292-4. [2] J. Millman and C. C. Halkias, Electrnica Integrada, E. E. Europa, Ed., 1976, ISBN: 84-255-0432-5. [3] B. N. Taylor and C. E. Kuyatt, Guidelines for evaluating and expressing the uncertainty of nist measurement results, NIST, Tech. Rep., 1994, NIST Technical Note 1297. [4] R. C. Dorf and R. H. Bishop, Sistemas de control moderno, dcima ed. Mxico: PEARSON EDUCACIN, S.A., Madrid, 2005, ISBN: 84-2054401-9. [5] G. A. Ruiz Robredo, Electrnica Bsica para Ingenieros, Universidad de Cantabria, ISBN: 84-607-1933-2, Depsito Legal: SA-138-2001.

Fig. 20. Seales sierra de entrada (canal 1) y parablica de salida (canal 2) del t2 circuito integrador completo. # - t dt = - 2 + K .

electrnica