INTRODUCCIN.

Transistor de Efecto de Campo de Seal

Puerta (G) Contacto metlico Drenador (D)

Fuente (S)

TEMA 4. TRANSISTOR DE EFECTO DE CAMPO DE POTENCIA

4.1. INTRODUCCIN 4.1.1. Transistor de Efecto de Campo de Seal 4.2. TECNOLOGAS DE FABRICACIN 4.2.1. Transistor VMOS 4.2.2. Transistor D-MOS 4.2.3. Transistor Trenched-MOS 4.2.4. Evolucin del Transistor MOS 4.3. FUNCIONAMIENTO DEL TRANSISTOR DE EFECTO DE CAMPO DE POTENCIA 4.4. DIODO EN ANTIPARALELO 4.4.1. Conmutacin en una Rama de un Puente 4.5. CARACTERSTICAS ESTTICAS, DINMICAS Y TRMICAS 4.6. REA DE OPERACIN SEGURA
SiO2 SiO2 n+ Canal inducido n n+ SiO2

Sustrato p

Sustrato (B) Transistor de Seal MOSFET de Enriquecimiento, Canal n

Tema 4. MOS. Transparencia 1 de 18

Tema 4. MOS. Transparencia 2 de 18

INTRODUCCIN. Transistor de Efecto de Campo de Seal

iD D iD VGS Ohmica Saturacin Ruptura

TECNOLOGAS DE FABRICACIN. Transistor VMOS (Siliconix-1976)

S n+ ep

S n+ p

G S

VDS

e-

VGS

Canal
Corte

a) Smbolo

b) Curva Caracterstica Transistor MOS Canal N de Enriquecimiento

VBV VBD

VDS

Zonas de funcionamiento del transistor MOS: Zona de corte, VGS<VT , iD0 ; el transistor se considera un interruptor abierto. Zona de saturacin, VGS- VT <VDS, iDconstante (independiente de VDS): k W 2 i D = (VGS VT ) , el lmite de esta zona con la siguiente, se obtiene al 2 L k W 2 sustituir VGS- VT =VDS , en la frmula anterior, es decir: i D = (V DS ) , 2 L (=parbola)
2 VDS W , en esta Zona hmica, VGS- VT >VDS, i D = k (VGS VT ) V DS 2 L zona el transistor se considera un interruptor cerrado, con una resistencia (para valores muy pequeos de VDS): 1 RDS ( ON ) = . W k (VGS VT ) L

n+

D Primeros transistores MOS de potencia: Transistor en V. Deriv rpidamente a U-MOS.

Zona de ruptura, VDS > VBD.

Tema 4. MOS. Transparencia 3 de 18

Tema 4. MOS. Transparencia 4 de 18

TECNOLOGAS DE FABRICACIN. Transistor DMOS

Seccin de una celdilla elemental Fuente Puerta

TECNOLOGAS DE FABRICACIN. Transistor Trenched-MOS

S G SiO2 S G

n+

n+ p

n+

n+

SiO2 xido de puerta n+ p (sustrato) n

-

n+

n+
canal

n+ p

1019 cm-3 1016 cm-3

Canal

10 1015 cm-3
14

n-epitaxial

n+ (oblea)

iD

iD

1019 cm-3

n+-oblea

Drenador

Seccin de un Transistor DMOS de Enriquecimiento Canal n

Transistores MOS de potencia modernos: Transistores con Trinchera

Tema 4. MOS. Transparencia 5 de 18

Tema 4. MOS. Transparencia 6 de 18

TECNOLOGAS DE FABRICACIN. Evolucin del Transistor MOS

FUNCIONAMIENTO DEL TRANSISTOR D-MOS

VGS1 tomos aceptores ionizados electrones libres

n+ lmite de la zona de deplexin

p n
-

a) Para valores bajos de VGS y VDS

VGS2

Evolucin en el tiempo de las generaciones de transistores MOS a partir de DMOS hasta los transistores con trinchera.
n+ lmite de la zona de deplexin

p n
-

b) Para valores bajos de VDS (VGS2 > VGS1 , VGS2 < VT)

Tema 4. MOS. Transparencia 7 de 18

Tema 4. MOS. Transparencia 8 de 18

FUNCIONAMIENTO DEL TRANSISTOR D-MOS

VGS3

FUNCIONAMIENTO DEL TRANSISTOR D-MOS

VGS 3

n+ lmite de la zona de inversin lmite de la zona de deplexin p n

-

n+

lmite de la zona de inversin lmite de la zona de deplexin

c) Para valores bajos de VDS (VGS3 > VGS2, VGS3 > VT)
VGS4

e) Para valores mayores de VDS (VGS3 > VGS2, VGS3 > VT)

n+ lmite de la zona de inversin lmite de la zona de deplexin

-

p n

d) Para valores mayores de VDS (VGS4 > VT)

Tema 4. MOS. Transparencia 9 de 18

Tema 4. MOS. Transparencia 10 de 18

DIODO EN ANTIPARALELO
S n+ E G

DIODO EN ANTIPARALELO. Conmutacin en una Rama de un Puente

T1 D1 IDiodo IL Carga inductiva VDD

B p nC

T2
D

D2 IDrenador VDD

B E S

Transistor Bipolar asociado al Transistor MOS

El transistor MOS con el Diodo en Antiparalelo Conmutando una Carga Inductiva en una rama de un Puente.

Tema 4. MOS. Transparencia 11 de 18

Tema 4. MOS. Transparencia 12 de 18

DIODO EN ANTIPARALELO. Conmutacin en una Rama de un Puente

DIODO EN ANTIPARALELO. Conmutacin en una Rama de un Puente

DA

DB

Diodos Rpidos Aadidos al Transistor

La velocidad de subida o bajada de la tensin VGS se controla fcilmente con el valor de la resistencia de la fuente de excitacin de puerta.

Tema 4. MOS. Transparencia 13 de 18

Tema 4. MOS. Transparencia 14 de 18

Efecto de las Capacidades Parsitas en la Tensin de Puerta

Carga CGD D Transistor MOS Vcom

Efecto de las Capacidades Parsitas en la Tensin de Puerta

RG VG =0V

G CGS S

CDS

Cambio de tensin debido a la conmutacin de otro dispositivo

Transistor cortado

Efecto de la conmutacin de otros dispositivos sobre la tensin de puerta con distintos valores de RG .
RG =200

El efecto de la conmutacin de otros dispositivos puede provocar variaciones importantes en la tensin de puerta debido al acoplamiento capacitivo CGD CGS . Esto tiene como consecuencias no deseadas: a) Se supere la tensin mxima que el xido puede soportar. b) Haciendo que el transistor (que estaba cortado) conduzca. Si se produce un flanco de subida, ese flanco se transmitir a la puerta, con lo que si se supera la tensin umbral, el MOS entra en conduccin.

En ambos casos es determinante el valor de la resistencia equivalente de la fuente que excita a la puerta (RG) cuanto menor sea esta resistencia menos se notar este efecto. Se debe tener especial cuidado con las conexiones en el circuito de puerta, porque cualquier inductancia parsita presente dar una impedancia equivalente muy alta ante cambios bruscos.

Efecto de la conmutacin de otros dispositivos sobre la tensin de puerta con distintos valores de RG .

Tema 4. MOS. Transparencia 15 de 18

VGS

Tema 4. MOS. Transparencia 16 de 18

VDS

Si se produce un flanco de bajada, ese flanco se transmitir igualmente a la puerta, permaneciendo el transistor cortado, pero con peligro de superar la tensin mxima del xido.

Vcom

ID

RG =2000

Esto tiene el efecto de que baje la tensin VDS con lo que el efecto se compensa, cortndose de nuevo el transistor a costa de sufrir grandes prdidas por la corriente que circula durante el transitorio.

RG =20

CARACTERSTICAS ESTTICAS, DINMICAS Y TRMICAS

RD =10 D Ro =50 G Vi =10V V1 V CGS GS S iD VDD =100V

REA DE OPERACIN SEGURA

T, para ondas cuadradas con D=1% Lmite debido a RDS IDM=10A ID=5A 10s 0.1ms 1ms 10ms

SOA (DC)
Lmite de potencia a Tc=25C 0.1A 10V

100ms

a) Circuito Empleado V1
10V 0 Velocidades de subida y bajada reguladas por RG t Umbral de conduccin Umbral de corte
ID

DC

BVDSS=500V

VDS

VGS
10V 0

Zona de Operacin Segura (SOA) en un MOSFET de Potencia (iD y VDS en escala logartmica)
ID es funcin del rea del transistor IC depende de min

iD
9.85A 90% 0 10% tr tf

IC

SOA (DC)

VDS
100V 1.5V 0

Lmite de potencia a Tc=25C

Avalancha secundaria del BJT

Comparacin entre las Zonas de Operacin Segura de dos transistores MOSFET y BJT de Potencia construidos para las mismas tensiones mximas y de secciones anlogas.

BVDSS o BVCE

VDS
1000A

P=iDVDS
0 t

b) Formas de Onda Resultantes Caractersticas Dinmicas del Transistor MOSFET

Ntese que los lmites de corrientes y tensiones de dispositivos de mayores potencias que pueden encontrarse en el mercado son aproximadamente:

100A

SOA BJT SOA MOS

1000V 1500V

Tema 4. MOS. Transparencia 17 de 18

Tema 4. MOS. Transparencia 18 de 18