UNIVERSIDAD NACIONAL DEL CENTRO DEL PER FACULTAD DE INGENIERA DE SISTEMAS Asignatura: ELECTRONICA DIGITAL.

PRESENTADO POR:

Ambrosio Gaspar David Gamarra Rupay Richard Montaez Rodriguez Kelvin Romero Gutierrez Carlos Reyes Santiago juan
SEMESTRE: VII

HUANCAYO - 2012

CIRCUITOS LOGICOS MSI

Es el estudio de los distintos tipos de circuitos combinacionales MSI (Medium Scale Integration) y los ms importantes son: EL COMPARADOR EL DECODIFICADOR EL CODIFICADOR EL MULTIPLEXOR EL DEMULTIPLEXOR

RESTADORES
Para

realizar la substraccin podramos desarrollar la tabla de verdad para la resta de 1 bit y unir en cascada los mdulos necesarios para el nmero de bits que se requiera, los que se denominara un borrow-ripple subtractor. En la mayora de los casos, cuando se realiza una resta, tambin es necesario realizar una suma, por lo tanto podemos sacar ventaja de la aproximacin de realizar una resta usando una suma de la siguiente forma:

A B = A + Bcomp a 1 + 1

Ing. Jorge Manrique 2004 Sistemas Digitales

El uso de las compuertas x-or ayudan a comandar el modo de funcionamiento.

SUMADOR/RESTADOR

A-B = A+B+1, para realizar el complemento se usan las compuertas x-or.

COMPARADOR
La funcin principal de un comparador consiste en comparar las magnitudes de dos cantidades binarias para determinar su relacin. Se usa la OR Exclusiva (x-or) para generar un 1 en el caso de que los nmeros sean diferentes y 0 para el caso de que sean iguales.

COMPARADORES

Comparador Bsico de 2 Nmeros de Un Bit c/u.

Circuito lgico
A 0 0 1 B 0 1 0 1 F = (0) (1) (1) = (0)

Diseo: Funcin = +

COMPARADORES

Comparador de 2 nmeros de 2 Bits cada uno

A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A>B A=B A<B 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0

COMPARADORES

Circuitos Integrados Comparadores

Comparador de magnitud de 4 bits 7485

CIRCUITO COMPARADOR DE 4 BITS

a) Con OR exclusivas

b) Con NOR exclusivas

Estos comparadores solo son para determinar la igualdad de dos palabras de 4 bits y pueden extenderse a cualquier tamao de palabras.

COMPARADOR COMERCIAL
El 7485 es un comparador de 4 bits, con la opcin de realizar conexiones en cascada para aumentar en nmero de bits que se deseen comparar. Para hacer la cascada las seales van del mdulo ms bajo al ms alto

COMPARADOR TPICO DE 1 BIT

= < >

CODIFICADOR

Definicin:

Es un dispositivo digital que lleva informacin no binaria a binaria. Por lo general reciben informacin de las fuentes de entrada de dispositivos y su funcin es llevarla a binario para que sea interpretada digitalmente(Teclados, pulsadores, etc)

REPRESENTACIN GRFICA

Tabla de verdad para el 74147

Circuito lgico correspondiente a un codificador de octal a binario(de 8 a 3 lneas)

CODIFICADOR

DE

2A1

Entra un 0 o un 1 y a la salida Yo se pone en 0 o en 1

Entradas
m0 m1
.

Salida Yo

1 0

0 1

0 1

CODIFICADOR DE 4 A 2
Entradas
.

m0

m1

m2

m3

.y1

Salida y0

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

0 0 1 1

0 1 0 1

Tiene

4 entradas(0, 1, 2 y 3) y dos salidas que representan el binario correspondiente desde 00 hasta 11

CODIFICADOR DE 8 A 3
Tiene 8 entradas(el 0, el 1, el 2, el 3, el 4, el 5, el 6, el 7 y el 8. Tiene 3 salidas binarias que conforman los digitos desde 000 hasta 111

Entradas
.

m0

m1

m2

m3

m4

m5

m6

m7

Salida .y2 .y1 y0

1 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0

0 0 1 0 0 0 0 0

0 0 0 1 0 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

0 0 0 0 0 0 1 0

0 0 0 0 0 0 0 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

CODIFICADORES DE PRIORIDAD
Si, de un modo fortuito, se pulsan simultneamente varias teclas, vamos a dar prioridad y codificar la lnea de datos de orden superior. Por ejemplo, si se excitan las entradas 5 y 6, lo que se desea es que la salida sea la que corresponde a la entrada 6.

Circuito integrado tpico de un codificador con prioridad

CODIFICADOR DE PRIORIDAD

Codificador de prioridad de decimal a BCD

DECODIFICADORES

Estos dispositivos normalmente cuentan con una entrada habilitadora. Cuando esta entrada vale 0, todas las salidas del codificador son 0. Cuando la entrada habilitadora vale 1, la salida correspondiente al minitrmino formado por la combinacin presente en las n entradas tomar el valor 1 y las dems tomarn el valor 0.

Disponen de n entradas y 2n salidas

E0 E1 En-1

DECO Decodificador

. . .

n: 2n n-2n

. . .

S0 S1 S2n-1

Se activa ponindose a 1 la salida correspondiente a la combinacin binaria de la entrada. Slo puede haber una salida activa. Tabla de funcionamiento E1 E0 0 0 S0 1 0 S1 0 1 S2 0 0 S3 0 0

E0 E1

S0
2 :4 S1 S2 S3

0 1

1 0
1 1

0
0 m0

0
0 m1

1
0 m2

0
1 m3

Las salidas pueden ser activas a nivel alto

DECODIFICADOR 2 X 4

Un valor de x en las entradas indica que puede tomar el valor de 1 o 0.

DEC 2x4

Hab. C1 C0 0 1 1 1 1 X 0 0 1 1 X 0 1 0 1

S0 S1 S2 S3

0 0 0 0

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

DECODIFICADOR 2X4

Las funciones lgicas para las salidas del codificador 2x4 son:

S 0 HC1C0 S1 HC1C0 S 2 HC1C0 S3 HC1C0

DECODIFICADORES
De forma semejante a como se define el decodificador 2x4, pueden definirse decodificadores de 3x8, 4x16, 5x32 y en forma general de nx2n. La principal utilizacin de este dispositivo es cuando se tiene N alternativas que se pueden seleccionar, pero se desea seleccionar solamente una de ella.

DECODIFICADOR 3X8

Decodificador de 7 segmentos

En la actualidad, se utilizan normalmente una serie de dispositivos de representacin visual fabricados a base de siete segmentos o barras independientes, mediante las cuales se pueden presentar los dgitos decimales. Estos segmentos pueden ser cristales lquidos, diodos LED, etc. Para excitar a estos dispositivos se han desarrollado toda una gama de decodificadores que reciben la informacin, procedente de un ordenador o de un aparato de medida, en cdigo BCD y entregan siete salidas preparadas para alimentar los siete segmentos que componen cada dgito decimal.

N a 0
a D b
CONVERTIDOR HEXADECIMAL
7 / f a

b 1

c 1

d 1

e 1

f 1

g 0

1
b

0
1 1 0 1

1
1 1 0 0

1
0 1 1 1

0
1 1 0 1

0
1 0 0 0

0
0 0 1 1

0
1 1 1 1

2 3 4 5

C
B A

c d e
e g

SEGMENTOS

f
d

6
7 8 9

0
1 1 1

0
1 1 1

1
1 1 1

1
0 1 0

1
0 1 0

1
0 1 1

1
1
28

1 1

DECODIFICADOR COMERCIAL
El

74138 es un decodificador de tipo 3x8 comercialmente disponible Ver hoja de datos

Entradas con X Tipo de salidas

U1 1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

Active High Active Low

74LS138N

APLICACIN

Una aplicacin de los decodificadores es seleccionar uno de muchos dispositivos que tiene una nica direccin. La direccin sera la entrada del decodificador, una salida estara activa, para seleccionar el dispositivo que fue seleccionado.

MULTIPLEXOR
Los

multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y estn dotados de entradas de control capaces de seleccionar una, y slo una, de las entradas de datos para permitir su transmisin desde la entrada seleccionada a la salida que es nica.

La entrada seleccionada viene determinada por la combinacin de ceros (0) y unos (1) lgicos en las entradas de control. La cantidad que necesitaremos ser igual a la potencia de 2 que resulte de analizar el nmero de entradas. As, por ejemplo, a un multiplexor de 8 entradas le correspondern 3 de control.

Podemos decir que la funcin de un multiplexor consiste en seleccionar una de entre un nmero de lneas de entrada y transmitir el dato de un canal de informacin nico. Por lo tanto, es equivalente a un conmutador de varias entradas y una salida.

TIPOS DE MULTIPLEXORES

Dentro de la gran variedad de multiplexores que existen en el mercado, hay varios tipos que conviene destacar a causa de su gran utilidad en circuitos digitales, stos son:
A X0 1 0 X1 1 X 1

1
0 0 1 1 0 0

0
1 0 1 0 1 0

1
0 0 1 0 1 0

MULTIPLEXOR DE 2 ENTRADAS.

DIAGRAMA BSICO DE UN MULTIPLEXOR DE 2 ENTRADAS Y 1 SEALES DE CONTROL

Diagrama Lgico y tabla de verdad de un multiplexor de 2 entradas

MULTIPLEXOR DE 4 ENTRADAS.

MULTIPLEXOR DE 4 ENTRADAS.

DIAGRAMA BSICO DE UN MULTIPLEXOR DE 4 ENTRADAS Y 1 SEALES DE CONTROL

Diagrama Lgico con puertas NAND y tabla de verdad de un multiplexor de 4 entradas

DEMULTIPLEXORES
Tienen 1 entrada de informacin, 2n salidas y n lneas de seleccin En la salida aparece el valor de la entrada que se encuentra seleccionada por las lneas de seleccin. B A S S S S
0 1 2 3

Entrada E

Demux 1-2n . . .

S0 S1 S2n-1

Salidas

0 0 1 1

0 1 0 1

E 0 0 0

0 E 0 0

0 0 E 0

0 0 0 E

S0

Cn-1 C1 C0 Seleccin

Demux S1 1-4
S2 S3

Ejemplo: Demultiplexor de 1 a 4

Si = E.mi

Como en un demultiplexor Si = Emi, se puede usar como demultiplexor un decodificador con entrada de habilitacin (o inhibicin) Se utiliza como entrada del demux la entrada de habilitacin del decodificador, por ejemplo BCD a decimal.

EL DEMULTIPLEXOR FUNCIONA DE FORMA INVERSA QUE EL MULTIPLEXOR

SISTEMA DE TRANSMISION DE DATOS POR UNA SOLA LINEA ENTRE ORDENADORES MEDIANTE UN MULTIPLEXOR Y DEMULTIPLEXOR