2 Curso de Ingenieros de Telecomunicacin

Memorias

2 Curso de Ingenieros de Telecomunicacin

Necesidad de implementar memorias: Almacenamiento de datos, de un programa (C), etc Mquina de Estados Celda bsica de memoria: BIESTABLE

R
S

Q
Q

En el caso de que R=0 y S=0, la salida permanece constante (MEMORIA). Memoria de 1 bit.

2 Curso de Ingenieros de Telecomunicacin

Las memorias se organizan generalmente como informacin en dos campos principales: un campo de datos (la propia informacin) y un campo de direcciones, que representa el lugar dentro de la memoria. En el ejemplo: tenemos un bus de direcciones de n bits, y cada dato contiene m bits. (n=4, m=8)
1 00 1 1 00 0 1 00 1 DIRECCION DATOS

DATOS: 4 bits, 24=16 combinaciones posibles: se almacenarn 16 palabras de datos.

0000 0001 001 0 001 1 01 01 01 01 00 01 1 0 1 1

1 1 1 1 1 1 1 1

000 001 01 0 01 1 1 1 1 1 00 01 1 0 1 1

Cada palabra de datos contiene 8 bits.

2 Curso de Ingenieros de Telecomunicacin

Clasificacin de memorias por formas de acceso: Memoria de Acceso Aleatorio (RAM) Acceso serie (LIFO, FIFO)

Asociativas (CAM)

2 Curso de Ingenieros de Telecomunicacin

Memoria de Acceso Aleatorio

La memoria est dividida en diferentes celdas, cada una de ellas con un campo de direcciones y otro de datos Direccin 1 Direccin 2 DATO 1 DATO 2 El campo direccin est formado por n bits, de manera que podamos direccionar de manera nica cada celda de datos. El campo DATO est formado por m bits. BDIR BDAT

Direccin i

. . .

DATO i

. . .

La memoria es, a efectos del circuito asociado, un bloque con dos buses, el de direcciones (BDIR) y el de datos (BDAT). Se coloca la direccin requerida en el bus de datos; tras un tiempo de acceso, se obtienen los datos en el bus de datos (si estamos leyendo). ESTE TIEMPO DE ACCESO ES EL MISMO PARA TODOS LOS DATOS EN UNA MEMORIA DE ACCESO ALEATORIO

MEMORIA
n bits m bits

2 Curso de Ingenieros de Telecomunicacin

Memoria de Acceso Aleatorio

BUS DE DIRECCIONES

A0 A1

DEC

Se coloca una direccin en el bus de direcciones

Se activa una (y solo una) lnea de salida del DEC. Se seleccione una lnea de celdas de memoria (LINEA DE PALABRA)

El contenido de las celdas de memorias activadas pasa al bus de datos (LINEAS DE BIT)

BUS DE DATOS

2 Curso de Ingenieros de Telecomunicacin

Memoria de Acceso Serie

El TIEMPO DE ACCESO depende de la posicin que ocupe la celda en la memoria. Para leer/escribir una posicin de memoria, hay que leer/escribir las anteriores. Organizacin: SERIE BIT A BIT

1
Orden de Desplazamiento

MEM. SERIE

Organizacin: SERIE POSICIN A POSICIN

MEM. SERIE
ENTRADA (n)

n bits
SALIDA (n)
ENTRADA

n bits MEM. SERIE

SALIDA

. . .

MEM. SERIE

. . .

Orden de Desplazamiento

MEM. SERIE

Orden de Desplazamiento

2 Curso de Ingenieros de Telecomunicacin

Tipos y Aplicaciones

Memoria de Acceso Serie

Registros de Desplazamiento (Controladoras de Diskette)

Estticos: Los impulsos de desplazamiento pueden desaparecer por tiempo indefinido: la informacin debe permanecer por tiempo indefinido. Dinmicos: Si los impulsos desaparecen, la informacin se PIERDE. Los impulsos se aplican siempre (estructura de anillo). Es preciso utilizar circuitera adicional para leer, escribir, etc.

Memorias FIFO
First In-First Out. La primera informacin que entra es la primera en salir. La escritura va de la entrada a la primera posicin vaca

Memorias LIFO
Last In-First Out. La ltima informacin en entrar es la primera que sale

2 Curso de Ingenieros de Telecomunicacin

Memoria Asociativa
La bsqueda de informacin no se basa en direcciones. Se suministra el propio dato; se trata de observar si se encuentra en la memoria. Lo que haya en memoria puede ser todo el dato o bien solo un campo de entre varios, pero no existe un bus de direcciones como tal. La escritura puede ser aleatoria o con lectura previa.

2 Curso de Ingenieros de Telecomunicacin

Clasificacin de memorias de acceso aleatorio en funcin de E/S

ROM

De slo lectura

PROM EPROM EEPROM

De lectura y escritura

S-RAM D-RAM

10

2 Curso de Ingenieros de Telecomunicacin

Memorias de Solo Lectura: memoria ROM

Memorias en las que, en funcionamiento normal, solo podemos leer. Celda bsica: si en el bit m-simo de la palabra n-sima hay un 1, tendremos un diodo. Palabra n-sima Bit m-simo Si en el bit m-simo de la palabra n-sima hay un 0, no hay conexin Palabra n-sima D0 D1 D2 D3
Lneas de Bit Lneas de Palabra

A0

A1 DEC

Puertos Triestado (transmisin)

Bit m-simo

X3 X2 X1 X0 DATOS ACCESIBLES

11

2 Curso de Ingenieros de Telecomunicacin

Memorias de Solo Lectura: memoria ROM

Sea D0=1 (Es decir, se selecciona la direccin 00, que corresponde a D0=1, D2D3D15=0) En ese caso, en X3 se tiene un 0 (no hay conexin entre D0 y X3). Por otra parte, X2=1, por el diodo entre D0 y X2.

D0

X3

X2

El DIODO correspondiente a 1 en realidad se implementa como un transistor:

Palabra n-sima Bit m-simo

Palabra n-sima Bit m-simo

BIPOLAR

MOS

12

2 Curso de Ingenieros de Telecomunicacin

Memorias de Solo Lectura: memoria PROM

Las memorias ROM vienen grabadas de fbrica (cuando se realiza el propio componente de silicio). El usuario a veces quiere grabar su propia memoria ROM. Surgen las memorias PROM, PROGRAMMABLE-ROM. Se utiliza un programador, que programa la ROM en cuestin de minutos.

Cada CELDA Bsica es, inicialmente:

FUNDIR FUSIBLE
Palabra n-sima

Palabra n-sima

Bit m-simo

Bit m-simo

NO FUNDIR FUSIBLE

Palabra n-sima

1
13

Bit m-simo

2 Curso de Ingenieros de Telecomunicacin

Memorias de Solo Lectura: memoria EPROM

Una vez fundido el fusible de la PROM, no se puede regenerar. Surgen las memorias EPROM y EEPROM, que se basan en transistores MOS de puerta flotante, y que pueden REPROGRAMARSE. EPROM: ERASABLE-PROGRAMMABLE-ROM. Se borra mediante luz UV (5-20 minutos).

Puerta Flotante Puerta NO aislada

Transistor MOS de Puerta Flotante

PROGRAMACIN: Se aplica una tensin lo suficientemente elevada en la puerta NO aislada, de manera que se llega a cargar la puerta flotante (ruptura temporal del aislante). Al quitar la tensin de la puerta no aislada, la puerta flotante mantiene su carga (70% durante 10 aos). Cuando se seleccione esa celda, la carga que hay en la puerta flotante impide que el transistor conduzca. BORRADO: se aplica luz ultravioleta que hace que el aislante alrededor de la puerta flotante conduzca, vacindose de cargas.

14

2 Curso de Ingenieros de Telecomunicacin

Memorias de Solo Lectura: memoria EEPROM

Existen memorias que tambin pueden borrarse elctricamente. EEPROM: ELECTRICALLY ERASABLE-PROGRAMMABLE-ROM. PROGRAMACIN: Idntica a la EPROM BORRADO: Se aplica una tensin al propio aislante de la puerta flotante, de manera que se descarga la misma.

El borrado ocurre en un destello. Son las Flash EPROM, o memorias Flash.

15

2 Curso de Ingenieros de Telecomunicacin

Memorias de Lectura/Escritura: RWM

Las memorias de lectura y escritura son generalmente memorias RAM. Las memorias RAM pueden ser voltiles o no voltiles (dependiendo de si se pierde o no la informacin al quitar la ALIMENTACIN del circuito).

MEMORIAS S-RAM:
Las memorias estticas (STATIC-RAM) guardan la informacin en memoria desde que se escribe hasta que se vuelve a escribir. NO es necesario refrescar los datos. Tienen entradas de direcciones, entradas y salidas de datos, y entradas de control. Formados por entre 4 y 6 transistores por bit.

MEMORIAS D-RAM:
Las memorias dinmicas (DINAMIC-RAM) necesitan ser refrescadas peridicamente, pues si no la informacin se pierde. Tambin tienen entradas de direcciones, entradas y salidas de datos, y entradas de control. Formadas por 1 transistor por bit. Se almacena la informacin en un condensador, que debe recargarse peridicamente (fugas, prdidas).

16

2 Curso de Ingenieros de Telecomunicacin

Clasificacin de memorias por su tecnologa de fabricacin:

Semiconductor
Ferrita Cintas magnticas Discos y diskettes

Bipolares MOS

17

2 Curso de Ingenieros de Telecomunicacin

Tecnologa de Fabricacin: Memorias de Semiconductor

Bipolar
Celda bsica de memoria; tiene las lneas de entrada de informacin Q y Q, tambin las de salida, y la lnea de seleccin. Es un ejemplo de S-RAM
Q Q
Salida Q (LECTURA) VCC

Entrada Q (ESCRITURA)
Entrada Q (ESCRITURA) Salida Q (LECTURA)

SELECCIN

18

2 Curso de Ingenieros de Telecomunicacin

Tecnologa de Fabricacin: Memorias de Semiconductor

Bipolar
Celda bsica de memoria; tiene las lneas de entrada de informacin Q y Q, tambin las de salida, y la lnea de seleccin.
VCC

Funcionamiento:
Supongamos que la celda no est seleccionada (SELECCIN=0, a masa). En ese caso, un transistor est saturado y el otro cortado.
Si ambos cortados, habra tensin en las bases (imposible). Si ambos saturados, tensin nula en las bases (imposible)

Salida Q (LECTURA)

Entrada Q (ESCRITURA)
Entrada Q (ESCRITURA) Salida Q (LECTURA)

SELECCIN

19

2 Curso de Ingenieros de Telecomunicacin

Funcionamiento:

Tecnologa de Fabricacin: Memorias de Semiconductor

VCC

LECTURA: Seleccin a 1.

La corriente que circula por el transistor SATURADO se desva al otro emisor de ese transistor. Esta corriente se convierte en tensin mediante el buffer de lectura
ESCRITURA: Seleccin a 1. La seal de escritura habilita los amplificadores de escritura
Q Q

Salida Q (LECTURA)

Entrada Q (ESCRITURA)
Entrada Q (ESCRITURA) Salida Q (LECTURA)

Una (y solo una) de las salidas de este buffer se pone a 0V, saturando a ese transistor (y cortando el otro). Se memoriza el estado haciendo SELECCIN =0

VCC

SELECCIN

20

2 Curso de Ingenieros de Telecomunicacin

MOS (SRAM)

Tecnologa de Fabricacin: Memorias de Semiconductor

VDD

Celda bsica de memoria; tiene las lneas de E/S de informacin, I e I, y la lnea de seleccin. T3 y T4 funcionan slo como resistencia.

T3

T4

Funcionamiento:
LECTURA: Seleccin a 1. T5 y T6 conducen. El estado de T1 y T2 (uno conduciendo y el otro cortado ) pasa a las lineas I e I. ESCRITURA: Seleccin a 1. T5 y T6 conducen. Forzamos el estado de T1 y T2 mediante I e I.
SELECCIN I I

T5

T1

T2

T6

21

2 Curso de Ingenieros de Telecomunicacin

Tecnologa de Fabricacin: Memorias de Semiconductor

MOS Columna de N celdas:
A0 A1 A2 A3 D0 D1 . . . D15
A la lnea I/I solo pasa la informacin de la celda seleccionada (en las dems, sus transistores T5 y T6 estn desactivados) Colocando ms columnas, aumenta la longitud de la palabra

Celda MOS Celda MOS

DEC

. . .
Celda MOS

ENTRADA INFORMACIN (ESCRITURA)

E1

E2

SALIDA INFORMACIN (LECTURA)

LECTURA / ESCRITURA

22