UNIVERSIDAD DE SANTIAGO FACULTAD DE INGENIERIA DEPTO.

INGENIERIA ELECTRICA

INTERFAZ DE COMUNICACIONES DEL uC PIC 18F8520 USART

Integrantes: Enzo Bevilacqua A. Enrique Espina G. Cristin Farfn M. ngel Gaete C. Grupo N 4

Conceptos Bsicos de Comunicaciones

Comunicacin Simplex
Slo permiten la transmisin en un sentido

TRASMISOR

RECEPTOR

 Comunicacin Half Duplex

Slo permiten la transmisin en los dos sentidos, pero no de forma simultnea

TRASMISOR OR

RECEPTOR

RECEPTOR

TRASMISOR

 Comunicacin Full Duplex

Permiten transmisin en los dos sentidos, en forma forma simultnea La mayora de los sistemas y redes de comunicaciones modernos funcionan en modo dplex permitiendo canales de envo y recepcin simultneos

TRASMISOR Y RECEPTOR

TRASMISOR Y RECEPTOR

Baud Rate

La tasa de baudios tambin conocida como baudaje, Es el nmero de unidades de seal por segundo. Un baudio puede contener varios bits.

 Bit de Paridad
Los cdigos de paridad se usan en comunicaciones para detectar,y en algunos casos corregir, errores en la transmisin. Para ellos se aade en origen un bit extra llamado bit de paridad a los n bits que forman el carcter original.

Este bit de paridad se determina de forma que el nmero total de bits 1 a transmitir sea par (cdigo de paridad par) o impar (cdigo de paridad impar).

Cdigo de paridad par El bit de paridad ser: Un 0 si el nmero total de 1 a transmitir es par, Un 1 si el nmero total de 1 es impar.

Cdigo de paridad impar

El bit de paridad ser:

Un 1 si el nmero total de 1 a transmitir es par

Un 0 si el nmero total de 1 es impar.

 Formato NRZ (Non Return to Zero)

ES un tipo de formato de codificacin que se denomina NRZ porque el voltaje no vuelve a cero entre bits consecutivos de valor uno. Mediante la asignacin de un nivel de tensin a cada smbolo se simplifica la tarea de codificar un mensaje. El valor 0 no se usa nunca.

 El puerto serie RS-232C

El RS-232C consiste en un conector tipo DB-25 de 25 pines, aunque es normal encontrar la versin de 9 pines DB-9 Es la forma mas comnmente usada para realizar transmisiones de datos entre ordenadores. Comnmente las seales con las que trabaja este puerto serie son digitales, de +12V (0 lgico) y -12V (1 lgico) para la entrada y salida de datos,

Cada pin puede ser de entrada o de salida, teniendo una funcin especifica cada uno de ellos. Las mas importantes son:
Pin Funcin Conector DB 25 Conector DB 9

TXD RXD DTR

(Transmitir Datos) (Recibir Datos) (Terminal de Datos Listo)

DSR
RTS CTS DCD

(Equipo de Datos Listo)

(Solicitud de Envo) (Libre para Envo) (Deteccin de Portadora)

Numero

de Pin

Seal

Descripcin

E/S

En DB-25 En DB-9 1 2 3 1 3 2 TxD RxD Masa chasis Transmit Data Receive Data S E

4
5 6 7 8 15 17 20

7
8 6 5 1 4

RTS
CTS DSR SG CD/DCD TxC(*) RxC(*) DTR

Request To Send
Clear To Send Data Set Ready Signal Ground (Data) Carrier Detect Transmit Clock Receive Clock Data Terminal Ready

S
E E E S E S

22
24

9
-

RI

Ring Indicator

E
S

RTxC(*) Transmit/Receive Clock

Mdulo Transmisor Receptor Sncrono Asncrono Universal (USART)

El mdulo Transmisor Receptor Sncrono Asncrono Universal (USART), tambin conocido como Interfaz de Comunicacin Serie (Serial Communications Interface, SCI)
Es uno de los 2 tipos de mdulos de E/S serie disponibles en los dispositivos PIC 18FXX20.

Cada dispositivo tiene 2 USARTs, y puede ser configurado cada uno de forma independiente del otro.

El USART puede ser configurado de las siguientes maneras:

Asncrono (full-duplex) Maestro-Sncrono (half-duplex) Esclavo-Sncrono (half-duplex)

Los pines del USART1 y USART2 son multiplexados con las funciones de: PORTC (RC6/TX1/CK1 y RC7/RX1/DT1) y PORTG (RG1/TX2/CK2 y RG2/RX2/DT2), respectivamente.

Con el fin de configurar estos pines como USART:

Para USART1:
El bit SPEN (RCSTA1<7>) debe estar seteado (=1)

El bit TRISC<7> debe estar seteado (=1)

El bit TRISC<6> debe estar reseteado (=0) para los modos Asncrono y Sncrono Maestro El bit TRISC<6> debe estar seteado (=1) para el modo Sncrono Esclavo

Para USART2:
El bit SPEN (RCSTA2<7>) debe estar seteado (=1)

El bit TRISG<2> debe estar seteado (=1)

El bit TRISG<1> debe estar reseteado (=0) para los modos Asncrono y Sncrono Maestro El bit TRISC<6> debe estar seteado (=1) para el modo Sncrono Esclavo

Modo Asncrono del USART

En este modo, el USART usa el formato estndar Non-Return-to-Zero (NRZ) [1 bit de partida, 8 o 9 bits de datos y 1 bit de detencin. El formato comn de datos ms comn es de 8 bits El USART transmite y recibe el LSB (Lower Significant Bit- Bit Menos Significativo) primero. El transmisor y receptor del USART son funcionalmente independientes, pero utilizan el mismo formato de datos y velocidad de transmisin.

Modo Maestro Sncrono USART

En el modo Sncrono USART, los datos son transmitidos de forma half-duplex

El modo Maestro indica que el procesador transmite el reloj maestro en la lnea CK

Modo Esclavo Sncrono USART

El modo Esclavo Sncrono se diferencia del modo Maestro en el hecho de que el reloj de desplazamiento (shift clock) es alimentado externamente desde el pin TXx

Se permite al dispositivo a transferir o recibir datos mientras esta en modo de reposo (Sleep)

TRANSMISOR USART
Diagrama de bloques de Trasmisor USART

RECEPTOR USART
Diagrama de bloques de Trasmisor USART

Registro de Estado de Trasmisin y Control

bit 7

CSRC: Bit de Seleccin de la Fuente del Reloj Modo Asncrono: Don`t care. Modo Sncrono: 1 = Modo Maestro (Reloj Generado Internamente desde BRG) 0 = Modo Esclavo (Reloj de Fuente Externa)
TX9: 9-bit bit de habilitacin de transmisin 1 = Selecciona una transmisin de 9 bits 0 = Selecciona una transmisin de 8 bits

bit 6

bit 5

TXEN: bit de habilitacin de transmisin 1 = Transmisin Habilitada 0 = Transmisin Deshabilitada NOTA: SREN/CREN anulan TXEN en modo Sncrono. SYNC: Bit de Seleccin de Modo USART 1 = Modo Sncrono 0 = Modo Asncrono No-Implementado: Es ledo como 0

bit 4

bit 3

bit 2

BRGH: Bit de Seleccin de Velocidad de Transmisin Modo Asncrono: 1 = Velocidad Alta 0 = Velocidad Baja Modo Sncrono: No utilizado en este modo.
TRMT: Bit de Estado de Registro de Desplazamiento de Transmisin

bit 1

1 = TRS vaco 0 = TRS lleno bit 0 TX9D: 9 bit de transmisin de datos Puede ser bit de direccin/dato o bit de paridad

Registro de Estado de Recepcin y control

bit 7

SPEN: Bit de Habilitacin de Puerto Serie 1 = Puerto serie habilitado (configura los pines RX/DT y TX/CK como pines de puerto serie) 0 = Puerto serie deshabilitado RX9: Bit de Habilitacin de Recepcin de 9-bit 1 = Selecciona la recepcin de 9-bits 0 = Selecciona la recepcin de 8-bits

bit 6

bit 5

SREN: bit de Habilitacin de Recepcin Simple Modo Asncrono: Dont Care Modo Sncrono-Maestro: 1 = Habilita la recepcin simple 0 = Deshabilita la recepcin simple Este bit se pone en cero cuando la recepcin se ha completado. Modo Sncrono-Esclavo: Dont Care.

bit 4

CREN: Bit de Habilitacin de Recepcin Continua Modo Asncrono: 1 = Habilita el receptor 0 = Deshabilita el receptor Modo Sncrono: 1 = Habilita la recepcin continua 0 = Deshabilita la recepcin continua ADDEN: bit de Habilitacin de Deteccin de Direccin. Modo Asncrono de 9 bits (RX9=1): 1 = deteccin de direccin habilitada, permite la interrupcin y la carga del buffer de recepcin cuando RSR<8> est en 1

bit 3

bit 2

FERR: bit de error de error de elaboracin 1 = Error de Elaboracin (se puede actualizar leyendo el registro RCREG y recibiendo el prximo bit vlido) 0 = sin error de elaboracin OERR: bit de error de rebase
1 = Error de rebase (puede ponerse en cero con el bit de limpieza CREN)

bit 1

0 = sin error de rebase

bit 0

RX9D: 9 bit de dato recibido

Puede ser un bit de direccin/dato o bit de paridad y debe ser calculado por firmware de usuario

UNIVERSIDAD DE SANTIAGO FACULTAD DE INGENIERIA DEPTO. INGENIERIA ELECTRICA

Fin de la presentacin del INTERFAZ DE COMUNICACIONES DEL uC PIC 18F8520 USART

Integrantes: Enzo Bevilacqua A. Enrique Espina G. Cristin Farfn M. ngel Gaete C. Grupo N 4