TCNICAS DE BARRIDO EN LOS FPGA

INTEGRANTES: JOS LUCERO. JORGE AUTA CHRISTIAN URIGEN.

 En diferentes tcnicas de diseo existen diferentes caractersticas que brindan la facilidad de probar la funcionalidad de un hardware.

En la elaboracin de los ASIC las verificaciones se las realizan en varias etapas de la fabricacin, estas pruebas las realizan equipos automticos especializados (ATE), los cuales ejecutan un programas de prueba los cuales en su mayora son algoritmos, para as encontrar fallas.
Los puntos de prueba principales son en los nodos internos, mediante pruebas de control de ganancia y su observacin se podr garantizar su funcionabilidad.

Son las pruebas para detectar defectos fsicos o problemas funcionales que se utiliza en el campo o durante la depuracin.
Los procesos a realizar son tcnica que muestra los nodos internos del chip en serie, de manera que se pueden observar externamente. Cada flip-flop en el diseo es reemplazado con una exploracin flip-flop.
Donde una exploracin de flip-flop es simplemente un flip-flop con una de las dos entradas en el mux en frente de la entrada de datos como se muestra en la Figura 1.

 La entrada de habilitacin (SE) es normalmente baja. de manera que la entrada de datos normal obtiene un registr en el flip-flop. En el modo de exploracin, sin embargo, la entrada de enable es alta, haciendo que los datos de la exploracin (SD) estn sincronizados en el flip-flop.

 La salida de cada biestable en el chip se conecta entonces a la entrada de datos de la exploracin de otro flip-flop, como se muestra en la Figura 2. Esto crea una enorme cadena, llamada una cadena de exploracin. Generacin de patrones paquetes de software automtico de prueba (ATPG) tienen una descripcin HDL y convertir todos los flip-flops que sean flip-flop e inserte la cadena de exploracin en su diseo.

 Hay dos principales tcnicas de exploracin exploracin de lmites. Anlisis completo

la completa y

Al realizar un escaneo completo, todo el chip se pone en modo de exploracin, y la exploracin permite que las entradas a la exploracin flip-flops se afirmen. Por lo tanto, los probadores pueden examinar el estado de cada flip-flop en el diseo. Adems, los probadores pueden poner el chip en un estado completamente predecible mediante el escaneo de un cierto patrn en l. Esta tcnica de exploracin de patrones dentro y fuera del chip se utiliza para la bsqueda de defectos fsicos en ASIC despus de la produccin.

 Debido a que los FPGAs no suelen probarse despus de la produccin, excepto por el fabricante el uso de exploracin se limita a las pruebas funcionales de los FPGAs. Durante la depuracin, en caso de un mal funcionamiento de chip, se puede detener, poner en modo de exploracin. y el estado de cada flip-flop se puede leer a travs de la exploracin. Estos bits se pueden cargar en una simulacin del diseo para ayudar a averiguar lo que sali mal. Los datos de simulacin tambin pueden ser escaneados de nuevo en el chip para poner el chip en un estado de partida conocido. Todo esto permite que el simulador y el chip fsico a utilizarse trabajen juntos para depurar problemas de diseo, por lo menos en teora.

 El principal problema con el uso de este tipo de tcnica para la prueba funcional es que la exploracin requiere una gran cantidad de desarrollo de software.

Adems, la exploracin requiere que se detenga el chip, que puede no ser prctico o incluso permisible en ciertas sistemas, como los sistemas de comunicacin o dispositivos mdicos.

 Exploracin de lmites Sistema de comprobacin ms fcil de implementar y no es necesario agregar mucho la lgica para el diseo.

La exploracin de lmites lee slo los nodos de todo el lmite del chip, no nodos internos. Limitar el anlisis a los nodos de frontera evita problemas de contencin interna, pero no problemas de contencin con el resto del sistema.

 La exploracin de lmites tambin es til para probar el resto de su sistema. Porque los probadores pueden alternar las salidas de chips y observar el efecto sobre el resto del sistema.

Boundary Scan se puede utilizar para comprobar la soldadura defectuosa en las articulaciones u otras conexiones fsicas entre el chip y la placa impresa o circuir entre el chip y otros chips en el sistema.

 Autodiagnstico incorporado (BIST) Otro mtodo para probar un chip es poner todos los circuitos de prueba en el chip de tal manera que el chip de prueba en s. En este enfoque, algunos circuitos dentro del chip se pueden activar mediante la afirmacin de una entrada especial o combinacin de entradas. Si el resultado de las pruebas no coincide con el resultado esperado, las seales de chips que existe estn dando problema. Los detalles de qu tipo de pruebas para ejecutar y cmo sealar un buen o mal funcionamiento de los chips depende de varios factores, en los cuales se puede incluir el tipo de circuito a comprobar, la cantidad de rea que se dedica a la lgica de la prueba

 BIST puede ser utilizado para las pruebas de produccin o en las pruebas de campo. Estas pruebas se las realiza en los CPLD y FPGA

Las pruebas de produccin se lleva a cabo por el fabricante, es el uso de estos dispositivos es en el campo
Pruebas. BIST permite comprobar peridicamente un dispositivo para detectar defectos fsicos. Que se ejecuta en el sistema, siempre y cuando no hay periodo de inactividad en la que no est en uso.

 BIST implementado. Su diseo se encuentra en el bloque denominado "circuito bajo prueba. Todo lo dems es
Lgica BIST. Para poner el chip en modo de prueba, la seal de prueba externa se afirma.