INSTITUTO TECNOLGICO

DE CERRO AZUL
ING. SISTEMAS COMPUTACIONALES
ASIGNATURA:
ARQUITECTURA DE
COMPUTADORAS

TRABAJO:
UNIDAD 1

DOCENTE:
ARAN

INTEGRANTES DEL EQUIPO
RAMIREZ AYALA SALVADOR
REYES ESPERANZA
DE LA CRUZ CRUZ CESREO

CARRERA:
INGENIERA EN SISTEMAS
COMPUTACIONALES
1.1 Modelos de arquitectura de cmputo
1.1.1.- Arquitecturas Clsicas.

se desarrollaron en las primeras computadoras electromecnicas y de tubos
de vaco.
Arquitectura Mauchly-Eckert (Von Newman)
Los elementos principales de un computador son:
La unidad de procesamiento central (CPU)
la memoria principal
el subsistema de entrada y salida y algunos medios de interconexin de
todos estos componentes.
La CPU, por su parte consta de una unidad de control, una unidad
aritmtico-lgica (ALU), registros internos e interconexiones.
1.1.2.- Arquitecturas Segmentadas.

Buscan mejorar el desempeo realizando paralelamente a varias etapas del ciclo
de instruccin al mismo tiempo.

Segmentacin o Entubamiento: Consiste en dedicar unidades especficas del procesa-
dora cada una de las partes del ciclo de instruccin y ejecutarlas paralelamente.

Segmentacin del Cause: La unidad de control se subdivide en dos o ms
funcionales, cada encargada de llevar a cabo una parte del ciclo de instruccin.

Segmentacin del Cause (2):
La mejora en el rendimiento no es proporcional al nmero de segmentos en el
cauce debido a que cada etapa no toma el mismo tiempo en realizarse



1.1.3.- Arquitecturas de Multiprocesamiento.

Modelos de arquitectura de cmputo de
multiprocesamiento.
Disco duro
Unidades de E/S
Puertos USB
Puertos paralelos
procesador
Las CPU de multiprocesamiento:
SISO (Instruccin Simple de un Solo
Operando) computadoras independientes.
SIMO (Una Sola Instruccin de Mltiples
Operando) procesadores vectoriales.
MISO (Instruccin Mltiple de un Solo
Operando) No implementado.
MIMO (Instruccin Mltiple de Mltiple
Operando) sistemas SMP, Clster.

1.2 Anlisis de los componentes.
CPU
su funcin es ejecutar programas almacenados en la memoria principal
buscando sus instrucciones y examinndolas para despus ejecutarlas una tras otra.
contiene una serie de registros de memoria que contienen los operando y el
resultado de las operaciones.


1.2.1.2 Tipos de CPU
Por tamao del ALU o del Bus de conexin al exterior (8, 16, 32, 64 bits).
De cause segmentado o no segmentado.
Von Newman o Harvard
Instrucciones enteras y/o de punto flotante

1.2.1.3.- Caractersticas:

Captar instruccin: La CPU lee una instruccin de memoria
Interpretar instruccin: la instruccin se decodifica para determinar qu accin
es necesaria.
Captar datos: La ejecucin de una instruccin puede exigir llevar a cabo alguna
instruccin aritmtica o lgica con datos.
Escribir datos: Los resultados de una ejecucin puede exigir leer datos en la
memoria o en un mdulo de E/S.

1.2.1.4 Funcionamiento

Bsqueda del cdigo de Instruccin:
Decodificacin:
Ejecucin:

Registros

Uso general: pueden ser asignados por el programador a diversas funciones,
cualquier registro de uso general puede contener el operando para cualquier
cdigo de operacin.
Los registros de datos: pueden usarse nicamente para contener datos y no se
pueden emplear en el clculo de una direccin de operando.
Los registros de operacin: pueden ser de uso maso menos general o pueden
estar dedicados a un modo de direccionamiento particular.
Cdigos de codificacin: son bits fijados por el hardware de la CPU como
resultado de alguna operacin.

Unidad de control
es el control, coordinacin y la interpretacin de las instrucciones que componen
un programa, la unidad de control lleva adems un reloj electrnico, llamado reloj
del sistema que oscila con una frecuencia de millones de veces por segundo.

Buses internos


1.2.2.1 Conceptos bsicos del Manejo de
la Memoria.
La memoria es un conjunto de registros
direccionables en donde residen
instrucciones y datos.
Una memoria es un dispositivo que puede
mantenerse en por lo menos dos estados
estables por un cierto periodo de tiempo.
Cada uno de estos estados puede utilizarse
para representar un bit
Clasificacin de Memorias
RAM (Memoria de Acceso
Aleatorio) Memoria de
almacenamiento primario.
Almacena temporalmente
instrucciones de programas y
datos.
RAM (Memoria de Acceso
Aleatorio) Memoria de
almacenamiento primario.
Almacena temporalmente
instrucciones de programas y
datos.
ROM: (Memoria slo de lectura)
Es una memoria no voltil, porque
el computador puede leer
informacin de ella pero nunca
escribir informacin nueva. Las
ROM contienen las instrucciones
de arranque y otra informacin
crtica. No pueden modificarse a
menos que se destruya la unidad.
1.2.2.2 Memoria Principal
Semiconductora
El elemento bsico de una memoria
semiconductora es la celda de memoria.
Todas las celdas de memoria de
semiconductor comparten 3 propiedades:
Dos Estados Estables: Para
representar al uno (1) y al cero (0).
Se puede escribir en ellas, al
menos una vez.
Se pueden leer para conocer el
estado.
1.2.2.3 Memoria Cach
cach es un rea de almacenamiento de
alta velocidad para las instrucciones de los
programas y los datos, pero es 10 veces
ms rpida que la RAM y mucho ms
cara. Con solo una fraccin de la
capacidad de la RAM, la memoria cach
slo contiene las instrucciones y los datos
que es probable que el procesador
requiera enseguida.
La memoria cache se encuentra ubicada,
tanto fsica como lgicamente, ms cerca de
la CPU que la memoria principal, lo que evita
los retardos en las transferencias sobre un
bus compartido.
1.2.3 Manejo de la Entrada/Salida
Las principales funciones y requisitos de
un mdulo de entrada y salida se
encuentran dentro de las siguientes
categoras:
- Control y temporizacin
- Comunicacin entre el
procesador.
- Comunicacin con los dispositivos.
- Almacenamiento temporal de
datos.
- Deteccin de errores.
1.2.3.1 Mdulos de Entrada/Salida
Coordina el correcto flujo de informacin entre uno o varios dispositivos
externos (impresora, monitor, ...) e internos (memoria, procesador).
FUNCIONES:
1. Reconocer la direccin de la CPU que identifica al dispositivo
externo.
2. Transferencia de datos entre el CPU y el dispositivo externo.
3. Recepcin comandos desde el CPU.
4. Mantener informacin del estado del perifrico y mantener el
protocolo de
comunicaciones con el perifrico.
Un mdulo de E/S puede controlar varios dispositivos externos.
El CPU tiene el control absoluto de la operacin
de E/S: inicia y lleva a cabo la transferencia.
La CPU est dedicndose por completo a realizar
la operacin de E/S: realiza tanto la comprobacin
de estado como la transferencia y la inicializacin:
poco eficiente.
Hardware mnimo.
1.2.3.2 Entrada/salida programada
1.2.3.3 Entrada/salida
mediante interrupciones.
La E/S le indica al CPU cuando est
preparada para transferir datos (genera una
interrupcin al CPU), activando una lnea
especial conectada al CPU (lnea de
interrupcin).
*Un procesador de E/S especfico toma el control de la
operacin para transferir un bloque de datos. El mdulo
DMA (Acceso Directo a Memoria) es capaz de imitar al
procesador y, de hecho, es capaz de transferir datos desde
memoria a travs del bus del sistema. El mdulo DMA debe
utilizar el bus solo cuando el procesador no lo necesita, o
debe forzar al procesador a que suspenda temporalmente
su funcionamiento. Un mdulo de E/S no es nicamente
un conector mecnico que permite enchufar el dispositivo
al bus del sistema, sino que adems, est dotado de
inteligencia, es decir, contiene la lgica necesaria para
permitir la comunicacin entre el perifrico y el bus.
*
*El canal de entrada y salida representa una
ampliacin del concepto de DMA. Un canal
de entrada y salida puede ejecutar
instrucciones de entrada y salida, lo que le
confiere un control completo sobre las
operaciones de entrada y salida. Un canal
selector controla varios dispositivos de
velocidad elevada y en un instante dado,
se dedica a transferir datos a uno de esos
dispositivos, es decir el canal de entrada y
salida selecciona un dispositivo y efecta
la transferencia de datos.
*Cada dispositivo o pequeo grupo de dispositivos es
manejado por un controlador o mdulo de E/S, as el
canal de entrada y salida se utiliza en lugar de la CPU
para controlar estos controladores de E/S. Un canal
multiplexor puede manejar la entrada y salida de
varios dispositivos al mismo tiempo. Para dispositivos
de velocidad reducida, un multiplexor de byte acepta
o transmite caracteres tan rpido como es posible a
varios dispositivos

*
*Las lneas de bus se pueden dividir en dos tipo
genricos: Dedicados Multiplexados. Una lnea de
bus dedicada est asignada a una funcin o a un
subconjunto fsico de componentes del computador, un
ejemplo es el uso de lneas separadas para direcciones
de datos. La ventaja del multiplexado en el tiempo es el
uso de menos lneas, la desventaja es que necesita una
circuitera ms compleja en cada mdulo. La dedicacin
fsica se refiere al uso de mltiples buses, cada uno de
los cuales conecta solo un subconjunto de mdulos
*En un solo esquema centralizado, un nico dispositivo
hardware denominado controlador del bus o rbitro,
es responsable de asignar tiempos en el bus, el
dispositivo puede estar en un mdulo separado o ser
parte del procesador. El bus incluye una lnea de reloj
a travs de la que transmite una secuencia en la que se
alternan intervalos regulares de igual duracin a uno y
a cero. Todos los dispositivos pueden leer la lnea de
reloj y todos los eventos empiezan al principio del ciclo
del reloj. La temporizacin sncrona es ms fcil de
implementar y comprobar. Sin embargo, es menos
flexible que la temporizacin asncrona.
*
*El bus del sistema est constituido, usualmente
entre 50 y 100 lneas. A cada lnea se le asigna
un significado o funcin particular. Se pueden
clasificar en tres grupos funcionales: lneas de
datos, de direccin y de control. El bus PCI
puede configurarse como un bus de 32 o 64 bits
Las lneas de datos proporcionan un camino
para transmitir datos en tres los mdulos del
sistema. El bus de datos generalmente consta
de 8, 16 0 32 lneas distintas cuyo nmero se
conoce como anchura del bus de datos
* Las lneas de direccin se utilizan para
designar la fuente o el destino del dato situado
en el bus del dato, las lneas de datos
generalmente se utilizan para direccionar
puertos de entrada y salida.
* Las lneas de control se utilizan para
controlar el acceso y el uso de las lneas de
datos y direcciones. Puesto que las lneas de
datos son compartidas debe existir una forma
de controlar su uso
*
*Si se conecta un gran nmero de dispositivos al bus, las
prestaciones pueden disminuir, hay dos causas principales:
* A ms dispositivos conectados al bus, mayor es el retardo
de propagacin. Este retardo determina el tiempo que
necesitan los dispositivos para coordinarse en el uso del
bus.
* El bus puede convertirse en un cuello de botella a
medida que las peticiones de transferencia se aproximan a
la capacidad del bus. Este problema se puede resolver
incrementando la velocidad a la que el bus puede transferir
los datos y utilizando buses ms anchos
*Hay un bus local que conecta el procesador a una
memoria cache y al que pueden conectarse tambin uno
o ms dispositivos locales. Es posible conectar
controladores de E/S directamente al bus del sistema
mediante buses de expansin. La interfaz del bus de
expansin regula la transferencia de datos entre el bus
del sistema y los controladores conectados al bus de
expansin
*
*Todos los computadores disponen de un mecanismo
mediante el que otros mdulos pueden interrumpir el
procesamiento normal de la CPU. Las interrupciones
proporcionan una forma de mejorar la eficiencia del
procesador.
*Con el uso de interrupciones, el procesador puede
dedicarse a ejecutar otras instrucciones mientras una
operacin de E/S est en curso. Para permitir el uso de
interrupciones, se aade un ciclo de interrupcin al ciclo
del instruccin, en el ciclo de interrupcin, el procesador
comprueba si se ha generado alguna interrupcin,
indicada por la presencia de una seal de interrupcin.
*Si no hay seales de interrupcin pendientes, el
procesador continuo con el ciclo de captacin y accede a
la siguiente instruccin del programa en curso
*Una interrupcin inhabilitada simplemente
significa que el procesador puede y debe
ignorar la seal de peticin de interrupcin. As
cuando un programa de usuario se est
ejecutando y se produce una interrupcin, las
interrupciones se inhabilitan inmediatamente