Aritmtica del computador

Curso: Circuitos Electrnicos Digitales IT-114M

Alumno: Cristian Llallihuamn Caldern.
 Unidad aritmtico lgica

La unidad aritmtico lgica, sus

abreviaturas en ingles (ALU), es la
parte del computador que realiza las
operaciones aritmticas y lgicas con
los datos
La unidad aritmtico lgica esta basada
en el uso de dispositivos lgicos
digitales sencillos que pueden
almacenar dgitos binarios y realizar
operaciones lgicas booleanas
elementales
 Los sistemas numricos de representacin mas empleados son los denominados:
Sistemas posicionales.
La frmula general para construir un nmero N' en un sistema de numeracin
posicional de base b es la siguiente:
 Entre los sistemas de numeracin
mas importantes tenemos al
sistema decimal, sistema binario
(usado en las computadoras)
Los sistemas digitales pueden ser
representados de forma natural con
los nmeros en base 2, donde se
usan los smbolos {0,1}
 Signo-magnitud
En un palabra de n bits, los n-1 bits de la derecha representan la magnitud del entero:

Rango de representacin:
 Algunas limitaciones que presentan las ALU es que para operar es preciso que tenga
en cuenta los signos.
Otra limitacin importante es la doble representacin de 0
0=000000 y 0=100000
Ampliacion de la longitud: el bit del signo se conserva y se aaden entre este y la
magnitud los ceros necesarios:
0011 -> 0 000011
1011 -> 1 000011
Resumen de Nmeros con signo.
 Aritmtica binaria. Suma en S-M

Si los dos nmeros son del mismo signo, la magnitud del resultado se
corresponde con la suma de las magnitudes y el signo del resultado
es el mismo que el de cualquiera de los sumandos.

Si los dos nmeros son de distinto signo, la magnitud del resultado se

determina calculando la diferencia entre la magnitud mayor y la
menor. El bit de signo se corresponde con el del nmero de mayor
magnitud
 Sumador completo

El sumador completo (full adder) es un circuito que suma dos bits de entrada ai y bi
ms un acarreo de entrada ci-1 y devuelve un bit de resultado zi y un bit de acarreo c
Sumador con propagacin en acarreo
serie (Ripple Carry Adder RCA)
Se construye asociando n sumadores elementales completos (full adder)
que reciben y procesan todos ellos los datos en paralelo, si bien el
acarreo se propaga en serie de un sumador a otro (circuito lento).
Sumador con acarreo anticipado
(Carry Look-Ahead Adder CLA)
Los acarreos se evalan anticipadamente con lgica de niveles de puertas.
Las sumas se realizan posteriormente en paralelo
No se basa en las ecuaciones directas para Ci+1 y Si, sino en dos funciones
adicionales llamadas de generacin (Gi) y de propagacin (Pi), para cada bit i (i
= 0,
1, 2) calculadas en paralelo:
Generacin de Acarreo: tiene lugar cuando el sumador completo genera
internamente un acarreo de salida. Solo cuando ambos bits son 1 se genera
acarreo
Propagacin de Acarreo: tiene lugar cuando el acarreo de entrada se transmite
como acarreo de salida. Solo cuando un de los bits de entrada es 1 se propaga el
acarreo
Sumador de acarreo
anticipado
La limitacin mas importante es que a
medida que aumenta el nmero de
etapas (bits), la ecuacin de acarreos
se hace ms larga aumentando as la
complejidad del sistema.
Sumador/Restador C2

El uso del complemento a 2 permite realizar sumas y restas con un

sumador mas unas pequea lgica combinacional:
Multiplicacin de enteros sin signo

La multiplicacin se suele realizar utilizando un sumador-restador y un

algoritmo adecuado:
Algoritmo Suma-desplazamiento
Algoritmo de Booth
Metodo tradicional de multiplicacin

Obtener los producos parciales.

Cada producto parcial debe estar desplazado una posiucion a la
izquierda respecto al producto parcial anterior
Una vez calculados todos los productos parciales se suman para obtener
el producto
Para un multiplicando de n bits y un multiplicador de m bits el producto
ocupa como mximo n+m bits
 Multiplicacin de enteros sin signo

3 registros: multiplicando,
multiplicador y producto
1 sumador de 2 entradas, en
cada iteracin sumar el producto
parcial obtenido a la suma de los
anteriores
Para alinear correctamente los
productos parciales, en cada
iteracin desplazar el
multiplicando a la izquierda
Para leer del mismo lugar cada
uno de los bits del multiplicador,
en cada iteracin desplazarlo a la
derecha.
 Ejemplo de multiplicacin de enteros sin signo usando el algoritmo:
Algoritmo de Booth

Permite multiplicar directamente enteros representados en C2.

Evita ejecutar sumas consecutivas cuando el multiplicador presenta
cadenas de 0s o de 1s.
Idea: Convertir el multiplicador en un nmero recodificado sobre un
sistema binario no cannico bajo la forma de dgitos con signo:
Sistema binario cannico D={0,1} => Sistema binario no cannico D={-
1,0,1}.
A la hora de realizar el algoritmo basta almacenar el valor binario del
multiplicador y fijarse en el bit anterior para averiguar si se trata de un
+1, un -1 o un 0 en la codificacin de Booth.
 Las combinaciones:
 Ejemplo usando el Algoritmo de Booth
Divisin de enteros sin signo

Al igual que con la multiplicacin, para realizar esta operacin se utiliza

un sumado rrestador y un algoritmo adecuado.
Mtodo tradicional de divisin:
Examen de los bits del dividendo de izquierda derecha, hasta que el divisor
sea capaz de dividir al dividendo.
si el resto parcial es mayor que el divisor, aadir un 1 al cociente; el nuevo resto
parcial ser la resta del resto parcial y del divisor
si el resto parcial es menor que el divisor, aadir un 0 al cociente y ampliar el resto
parcial con un bit ms del dividendo.
Division con restauracin:
 Ejemplo de una divisin con restauracin:
Divisin sin restauracin
 Ejemplo de una divisin sin restauracin:
Algoritmo divisin con signo
 Ejemplo de una divisin usando el algoritmo de divisin con signo:
 Bibliografia y referencias:

ESTRUCTUTA Y DISEO DE COMPUTADORES - David PATTERSON, John HENNESSY

http://www.nebrija.es/~oruano/arquitectura/Tema1.pdf (Aritmetica del computador,
publicado en pagina de la Universidad Antonio Nebrija)