Familias Logicas

Familias Lgicas
Contents
1 Click to add Title
www.themegallery.com Company Logo

NIVELES DE INTEGRACIN
NIVELES DE INTEGRACIN
Nmero n
Nivel Tecnologas usadas Funciones tpicas
de puertas/chip
Puertas individuales,
SSI n < 10 Todas
asociaciones Y-a-O. flip-flops.
Circuitos aritmticos, multiplexores,

MSI 10 < n < 100 Todas demultiplexores, codificadores, ..., registros,
contadores.
ROM, PLA, PAL,

LSI 100 < n < 10000 CMOS microprocesadores sencillos,
RAM sencillas.
Microprocesadores, memorias,
VLSI 10000 < n CMOS
FPGA.
ENCAPSULADOS
DIP: Dual in Line Package.

Montaje no superficial.
ENCAPSULADOS
SOIC: Small Outline IC.

Montaje superficial.
ENCAPSULADOS
QFP: Quad Flat Pack. Montaje superficial.

ENCAPSULADOS
PLCC: Plastic Leaded Chip Carrier. Montaje en

zcalo.
FAMILIAS LOGICAS
El conjunto de todos los componentes lgicos que

han sido fabricados utilizando la misma tecnologa
se denomina FAMILIA LGICA.
FAMILIAS LOGICAS
Dentro de cada familia, existen subfamilias con

distintas caractersticas funcionales.
COMPUERTA NAND TTL
COMPUERTA NAND TTL
COMPUERTA NAND TTL
FAMILIAS LOGICAS
Los fabricantes de C.I. incorporan, en la

documentacin tcnica de los chips, las
especificaciones elctricas y temporales de los
mismos.
A continuacin se representan las caractersticas
tcnicas del inversor 74AS04 que ofrece su
fabricante
FAMILIAS LOGICAS
VOLTAJE DE ALIMENTACION
La tensin de alimentacin se necesita para que

el circuito integrado funcione.
Para el ejemplo anterior (74AS00), esta es de

5V, aunque el fabricante da un margen de
valores de Vcc que asegura el buen
funcionamiento del circuito (4.5V 5.5V).
Caracterstica de Voltaje de entrada frente al

Voltaje de salida (Vi-Vo):
VOH: Es la mnima tensin de salida que

se considera un 1 lgico
VOL: Es la mxima tensin de salida que
VIH: Es la mnima tensin de entrada que
VIL: Es la mxima tensin de entrada que
VOH: Es la mnima tensin de salida que se considera

un 1 lgico
VOL: Es la mxima tensin de salida que se considera
un 0 lgico
VIH: Es la mnima tensin de entrada que se considera
un 1 lgico
VIL: Es la mxima tensin de entrada que se considera
un 0 lgico
Se destaca el hecho de que los niveles de tensin

para los valores lgicos del 0 y del 1 vara de la
entrada a la salida.
MARGEN DE RUIDO
La necesidad de existencia de diferentes rangos

para los niveles lgicos en las entradas y salidas
de los circuitos digitales se puede entender con la
necesidad que tienen estos para funcionar bien
en ambientes elctricamente ruidosos.
MARGEN DE RUIDO
MARGEN DE RUIDO
MH = VOH-VIH y se define como la mxima tensin

(voltaje) de entrada que se puede superponer al
nivel 1 de salida para que la entrada de la
siguiente puerta sea considerada tambin como
1.
ML = VIL-VOL y se define como la mxima tensin
(voltaje) de entrada que se puede superponer al
nivel 0 de salida para que la entrada de la
siguiente puerta sea considerada tambin como
0.
CORRIENTE DE ENTRADA Y SALIDA
IIH(max) = Es la mxima intensidad de entrada cuando existe

un 1 lgico a la entrada de la puerta lgica.
IIl(max) = Es la mxima intensidad de entrada cuando existe
un 0 lgico a la entrada de la puerta lgica.
IOH(max) = Es la mxima intensidad de salida cuando existe
un 1 lgico a la salida de la puerta lgica.
IOL(max) = Es la mxima intensidad de salida cuando existe
un 0 lgico a la salida de la puerta lgica.
CORRIENTE DE ENTRADA Y DE SALIDA
FAN OUT
El fan-out define o limita el nmero de puertas

lgicas que pueden conectarse a una puerta
dada.
Es una constante que indica el mximo de

puertas que puede conectarse a una puerta dada
para que el conjunto funcione adecuadamente.
FAN OUT
DISIPACION DE POTENCIA
Es la potencia disipada por el circuito integrado y

se mide, normalmente, en mW.
Donde Icc es la intensidad que consume el

circuito integrado por el pin de alimentacin Vcc.
DISIPACION DE POTENCIA
El fabricante muestra dos parmetros de Icc: Icch

e Iccl. Tomando el valor medio de Icch e Iccl se
puede obtener una buena aproximacin del
consumo real del integrado.
La potencia final ser:
CARACTERISTICAS TEMPORALES
Algunos parmetros de gran importancia que miden la

capacidad de respuesta de los circuitos integrados
digitales son los tiempos de propagacin o tiempos de
retraso.
tLH = Es el tiempo que tarda la salida de la puerta en
pasar del nivel bajo de tensin al nivel alto.
tHL = Es el tiempo que tarda la salida de la puerta en
pasar del nivel alto de tensin al nivel bajo
Los tiempos tLH y tHL se miden del 10% al 90% de la

seal de salida de la puerta.
tp = es el tiempo de retraso existente entre la

entrada y la salida. Mide el tiempo que tarda un
cambio de valor lgico en la entrada del circuito
en propagarse hasta la salida. Existen dos
modalidades:
tpLH = Es el tiempo de retraso existente desde que

se gener un cambio de valor lgico en la entrada
hasta que la salida comienza a sufrir una
transicin de nivel bajo a nivel alto.
tpHL = Es el tiempo de retraso existente desde que

se gener un cambio de valor lgico en la entrada
hasta que la salida comienza a sufrir una
transicin de nivel alto a nivel bajo.
COMPUERTAS LOGICAS (II)
Compuerta NAND con colector abierto
Estas compuertas brindan la posibilidad de

realizar una operacin AND cableada, es decir, la
simple unin de las salidas de dos compuertas de
colector abierto reemplaza una funcin AND entre
ellas.
Para permitir el nivel de voltaje adecuado debe
usarse una resistencia de apoyo entre la unin
cableada y la fuente de alimentacin Vcc, como lo
muestra la figura siguiente.
Compuerta TTL de tres estados
Una forma frecuente de conectar varios circuitos

lgicos es el bus, que es un conjunto de cables
compartidos por varios circuitos lgicos.
Para conectar dos circuitos, el emisor coloca la
seal en el bus y el receptor la recoge de este.
En este momento, todos los dems circuitos
unidos al bus deben estar virtualmente
desconectados de ste, lo que se logra
poniendo a estos circuitos en un estado
denominado de alta impedancia.
El estado de alta impedancia es alcanzado segn

una entrada de habilitacin en el circuito, que
pemitir o no su funcionamiento.
Cuando la entrada de habilitacin es cero, el

transistor T5 est en corte y por lo tanto no
conduce, el circuito funciona como una compuerta
convencional.
Si la entrada de habilitacin es uno, el transistor
T5 se satura y esto tiene como consecuencia que
el diodo D1se polarice directamente, poniendo en
corte T2, T3 y T4.
La salida queda desconectada de tierra y de Vcc,
virtualmente separada del circuito.
Familia CMOS
El nombre proviene de la tecnologa de fabricacin,
basada en un material denominado METAL OXIDO
SEMICONDUCTOR COMPLEMENTARIO.
La diferencia funcional principal con la familia TTL est en
los niveles de voltaje que maneja: as, el voltaje de
alimentacin, que en esta familia lgica se denomina VDD
y no VCC, puede variar entre 3 y 18 Voltios.
Debido a esto, el valor de voltaje de cada estado lgico es
tambin variable, como lo muestra la figura siguiente:
Familia CMOS
Familia CMOS
La primera serie CMOS utiliz el prefijo 40.

Su velocidad depende de la alimentacin:
Para VDD = 3 V., el retardo de puerta es de 200 ns (1

MHz de frecuencia mxima de funcionamiento).
Para VDD = 15 V., el retardo es de tan slo 20 ns (10

MHz de frecuencia mxima).
Familia CMOS
La gran difusin que previamente haba tenido la

familia TTL oblig a fabricar circuitos CMOS con
la misma disposicin de pines de los circuitos
integrados TTL (lneas de alimentacin,
terminales, nmero de patillas, etc.) lo que gener
la familia 74C (compatible).
Familia CMOS
La serie 74C ofrece caractersticas muy similares

a la familia TTL.
Posteriormente se desarroll la serie 74HC
(CMOS de alta velocidad) y la serie 74HCT (alta
velocidad y niveles compatibles con TTL).
Ambas series ofrecen caractersticas
comparables con la serie TTL LS, pero con
consumos de potencia mucho menores, por lo
que su uso es muy difundido.
Comparativa CMOS - TTL
Interfaz entre TTL y CMOS
Ya que los requerimientos para estas dos familias

son bastante diferentes, requieren para su
interconexin la utilizacin de interfaces.
A continuacin hay algunos ejemplos de
interfaces cuando los dispositivos trabajan con
una misma fuente de voltaje y cuando trabajan
con voltajes distintos.
Interfaz estndar TTL a CMOS utilizando un

resistor de "pull up".
Interfaz Schottky TTL de baja potencia a CMOS

utilizando un resistor de "pull up".
Interfaz CMOS a TTL Schottky de baja potencia

Interfaz CMOS a TTL estndar utilizando un buffer

de CI CMOS.
Interfaz TTL y CMOS usando un buffer de CI

CMOS.
Interfaz TTL a CMOS utilizando un transistor.

Interfaz TTL a CMOS utilizando un buffer TTL de

colector abierto.
Interfaz CMOS a TTL utilizando un buffer de CI

CMOS.
Familia ECL
La abreviatura ECL corresponde a Emitter-

Coupled Logic, o Lgica de Emisor Acoplado y es
una tecnologa bipolar.
El circuito ECL tpico est formado por un circuito
de entrada amplificador diferencial, un circuito de
polarizacin y salidas seguidor de emisor.
Esta familia es mucho ms rpida que TTL ya que
sus transistores no trabajan en saturacin.
Familia ECL
Comparacin entre tecnologas
Hot Tip
How do I incorporate my logo to a slide

that will apply to all the other slides?
On the [View] menu, point to [Master], and then

click [Slide Master] or [Notes Master]. Change
images to the one you like, then it will apply to all
the other slides.

Diagram
Title
Add your text
ThemeGallery ThemeGallery
is a Design Digital is a Design Digital
Content & Contents Content & Contents
mall developed by mall developed by
Guild Design Inc. Guild Design Inc.

Cycle Diagram
Add Your Text

Text
Text
Text Cycle name
Text
Text

Diagram
Text
Add Your Add Your

Title Text Title Text
Text 1 Text Text 1

Text 2 Text 2
Text 3 Text Text 3
Text 4 Text 4
Text 5 Text 5
Text
Text

Diagram
Text Text
Text Concept Text
Text Text
Add Your Text

Diagram
ThemeGallery is a Design Digital

Title Content & Contents mall developed by
Guild Design Inc.

Guild Design Inc.

Guild Design Inc.

3-D Pie Chart
Add Your Text
Add Your Text

Title
Add Your Text

Diagram
Text Text Text
ThemeGallery is ThemeGallery is ThemeGallery

a Design Digital a Design Digital is a Design
Content & Content & Digital Content
Contents mall Contents mall & Contents
developed by developed by mall developed
Guild Design Guild Design by Guild Design
Inc. Inc. Inc.

Diagram
Text
Text
Add Your Title

Text
Text

Cycle Diagram
Add Your Text
Add Your Text A C Add Your Text
Concept
Add Your Text E D Add Your Text

Diagram
1 2 3
ThemeGallery is a ThemeGallery is a ThemeGallery is a
Design Digital Design Digital Design Digital
Content & Contents Content & Contents Content & Contents
mall developed by mall developed by mall developed by
Guild Design Inc. Guild Design Inc. Guild Design Inc.

t
r Tex
You t
Tex
ur
Yo
2004
Company Logo
t
r Tex
You t
Tex
ur
Yo
2003
t
r Tex
You t
Tex
ur
Yo
2002
Diagram
www.themegallery.com
t
r Tex
You t
Tex
ur
Yo
2001
Diagram
Add Your Text
Add Your Text Add Your Text

Diagram
Company History 2003
2000
2003.10 Add Your Text
2002

2001 2002.10 Add Your Text


Table
Title Title Title Title Title

Title O O O O O
Title O O O O O
Title O O O O O
Title O O O O O
Title O O O O O
Title O X O X O

3-D Pie Chart
Text2
Text3
Text1
Text4
Text5

Block Diagram
Add
Add Your
Your Text
Text
Add Your Text
concept Concept Concept Concept

www.themegallery.com
Thank You !
Click to edit company slogan .

Familias Logicas

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Familias Logicas

Uploaded by

Copyright:

Available Formats

Familias Lgicas

1 Click to add Title

2 Click to add Title

3 Click to add Title

4 Click to add Title

www.themegallery.com Company Logo

Circuitos aritmticos, multiplexores,

ROM, PLA, PAL,

DIP: Dual in Line Package.

SOIC: Small Outline IC.

QFP: Quad Flat Pack. Montaje superficial.

PLCC: Plastic Leaded Chip Carrier. Montaje en

El conjunto de todos los componentes lgicos que

Dentro de cada familia, existen subfamilias con

Los fabricantes de C.I. incorporan, en la

La tensin de alimentacin se necesita para que

Para el ejemplo anterior (74AS00), esta es de

Caracterstica de Voltaje de entrada frente al

VOH: Es la mnima tensin de salida que

VOH: Es la mnima tensin de salida que se considera

Se destaca el hecho de que los niveles de tensin

La necesidad de existencia de diferentes rangos

MH = VOH-VIH y se define como la mxima tensin

IIH(max) = Es la mxima intensidad de entrada cuando existe

El fan-out define o limita el nmero de puertas

Es una constante que indica el mximo de

Es la potencia disipada por el circuito integrado y

Donde Icc es la intensidad que consume el

El fabricante muestra dos parmetros de Icc: Icch

Algunos parmetros de gran importancia que miden la

Los tiempos tLH y tHL se miden del 10% al 90% de la

tp = es el tiempo de retraso existente entre la

tpLH = Es el tiempo de retraso existente desde que

tpHL = Es el tiempo de retraso existente desde que

Estas compuertas brindan la posibilidad de

Una forma frecuente de conectar varios circuitos

El estado de alta impedancia es alcanzado segn

Cuando la entrada de habilitacin es cero, el

La primera serie CMOS utiliz el prefijo 40.

Para VDD = 3 V., el retardo de puerta es de 200 ns (1

Para VDD = 15 V., el retardo es de tan slo 20 ns (10

La gran difusin que previamente haba tenido la

La serie 74C ofrece caractersticas muy similares

Ya que los requerimientos para estas dos familias

Interfaz estndar TTL a CMOS utilizando un

Interfaz Schottky TTL de baja potencia a CMOS

Interfaz CMOS a TTL Schottky de baja potencia

Interfaz CMOS a TTL estndar utilizando un buffer

Interfaz TTL y CMOS usando un buffer de CI

Interfaz TTL a CMOS utilizando un transistor.

Interfaz TTL a CMOS utilizando un buffer TTL de

Interfaz CMOS a TTL utilizando un buffer de CI

La abreviatura ECL corresponde a Emitter-

How do I incorporate my logo to a slide

On the [View] menu, point to [Master], and then

www.themegallery.com Company Logo

www.themegallery.com Company Logo

Add Your Text

Text Cycle name

www.themegallery.com Company Logo

Add Your Add Your

Text 1 Text Text 1

www.themegallery.com Company Logo

Text Concept Text