Indice

Introducción a los sistemas basados en microprocesador

.- Arquitectura general
.- La Unidad Central de proceso (CPU)
.- Memorias
.- Interfaces de E/S
.- Interconexión entre módulos (Mapas de memoria)
Introducción a los Microcontroladores
.- Vista general
.- Microcontroladores de la familia 51 de Intel
.- SAB80C537
.- Programación

Fin
ARQUITECTURA TÍPICA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR

ENT. ANALÓGICA

m líneas (A0-Am-1) Bus de direcciones Convertidor A/D

U.C.P.
ENT. DIGITALES
UNIDAD MEMORIA MEMORIA
DATOS
Módulos
DE PROGRAMA SAL. DIGITALES
CONTROL (ROM-EPROM-RAM) (RAM) E/S
CLK
REGISTROS
INTERNOS

UNIDAD
ARITMÉTICO Bus de datos N líneas (D0-Dn-1) Convertidor D/A
LÓGICA
(ALU) Bus de control

SAL. ANALÓGICA

Menu
LA UNIDAD CENTRAL
DE PROCESO (C.P.U)
 CPU o Microprocesador
Diagrama general Índice
Acumulador
de un sistema +VCC

Interrupciones
Stack pointer A.L.U.
GND
basado en De trabajo
Registro Auxiliar
(2º operando)

Microprocesador Registros
Registro de estado
Auxiliares

Secuenciador
Contador de
programa

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

DATOS Reloj Externo

BUS DE DATOS
INSTRUCCIONES

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
 ESTRUCTURA GENERAL DE LA UNIDAD DE CONTROL
Señales de control internas Reloj
UNIDAD DE CONTROL BUS DE
DIRECCIONES

Memoria de
BUS DE instrucciones
DATOS (ROM interna)
(Instrucciones)
Registro Decodificador Secuenciador Contador Registro
de de de de
Instrucciones Instrucciones Códigos de Generador de Programa Direcciones
micro- Impulsos de
instrucciones Control

BUS DE CONTROL
Funciones principales: Del registro de estado de la ALU

• Interpretar y ejecutar las instrucciones recibidas desde la memoria.

• Controlar y sincronizar la transferencia de datos y operaciones.
Proceso de trabajo:
1) El código binario de la instrucción en curso se recibe por el bus de datos y se memoriza en el registro de instrucciones.
2) El decodificador de instrucciones selecciona las posiciones de memoria de la ROM interna de la CPU que corresponden
a dicha instrucción. En esta memoria se hayan grabados los códigos de las operaciones elementales o microinstrucciones
que componen las etapas parciales que entraña la ejecución de la instrucción.
3) Las microinstrucciones hacen que el secuenciador genere las señales de control que gobernarán a todos los elementos
del sistema para llevar a cabo la instrucción. Estas señales se podrán dirigir a bloques internos de la CPU, así como a
otros bloques externos del sistema a través del bus de control.
4) El contador de programa indicará al registro de direcciones la posición de la memoria donde se encuentra la próxima ins-
trucción que hay que realizar. Este contador se incrementa en una unidad en cuanto la memoria acepta la dirección anterior.
Existen instrucciones que autorizan la ruptura del programa (bucles) para la toma de decisiones; en estos casos el contador
memoriza la posición de la última instrucción ejecutada con objeto de poder retornar al programa principal en curso.
Menu
 REGISTROS INTERNOS O AUXILIARES
Registros índice o registros de segmento: Son registros de propósito específico. Se utilizan para localizar determinados
segmentos de memoria. Los segmentos de memoria son zonas de memoria que comienzan con una dirección base y
abarcan 64K (65.536) posiciones de memoria. Pueden ser de 8,16 y de 32 bits, según el microprocesador.

Registros de trabajo: Son registros de propósito general, es decir no tienen un uso concreto, es el programa que los usa
a voluntad. Por ejemplo, pueden manipular datos de interés para el programa y facilitar la búsqueda de instrucciones,
ganando tiempo. El fabricante de cada microprocesador decide la inclusión de este tipo de registros. Pueden ser también
de 8,16 y de 32 bits, según el microprocesador.

Registro Stack Pointer o Puntero de pila (Stack): Es un contador que controla una zona determinada de la memoria, en
la que deposita de forma temporal datos sobre el contenido de diversos elementos de la CPU para su uso posterior. Este
registro actúa como una cola LIFO (Last Input-First Output). Así, en el caso del inicio de una subrutina o salto de
programa, en dicho registro se guarda el último estado de la CPU, de esta manera, una vez finalizada la subrutina, el
programa puede retomar la última instrucción.
Registro de estado (flag o bandera): Almacena información sobre diversas situaciones producidas en la CPU en
operaciones anteriores. Cada bit del registro indica una información diferente:

- Bit de acarreo o carry (C)

- Bit de cero (Z)
- Bit de interrupción (I)
- Bit de desbordamiento u overflow (V) P BDN V I Z C
- Bit de signo (N)
- Bit de modo decimal (D) Registro de estado o flags
- Bit de break (B)
- Bit de paridad (P)

Menu
 Estructura general de la Unidad Aritmético Lógica (ALU)

BUS DE Acumulador Al Secuenciador

DATOS
de la U. de Control
A.L.U.
Registro auxiliar
(2º Operando)

1 0 1 1 0 0 1 0

Selección de operación (U. de control) Registro de estado o flags

Funciones principales:
•Realiza operaciones aritméticas, lógicas y de manipulación de bit (transferencia, traslación, rotación de bit, etc.).
Proceso de trabajo:
1) La instrucción anterior coloca un dato en el registro “acumulador”. Este dato será el primer operando para la ALU.
El segundo operando de la ALU será el procedente del registro auxiliar.
2) La operación a realizar es seleccionada mediante las líneas de control que salen del Secuenciador de la U.de Control.
3) El resultado de la operación se registrará en el Acumulador, y su vez, escribirá en el Registro de Estado información
referente a dicha operación: bit de paridad, signo, acarreo, etc.
4) La siguiente instrucción podrá trasladar el resultado contenido en el acumulador a la memoria, o bien, si se debe usar
dicho resultado en una nueva operación, trasladar al registro auxiliar el siguiente operando.

Menu
 Proceso de ejecución CPU o Microprocesador
de una instrucción
Índice
+VCC Acumulador

Interrupciones
A.L.U.
FASE DE BÚSQUEDA GND Stack pointer
Registro Auxiliar
(2º operando)
Ejemplo de operación AND entre De trabajo
el dato contenido en el acumulador Registros
Registro de estado
y un dato contenido en la memoria Auxiliares

Secuenciador

1) Búsqueda de la instrucción Contador de

programa (n)

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

Instrucción AND Reloj Externo

BUS DE DATOS
Posición m

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
 Proceso de ejecución CPU o Microprocesador
de una instrucción
Índice
FASE DE EJECUCIÓN +VCC Acumulador

Interrupciones
Ejemplo de operación AND entre Stack pointer A.L.U.
GND Registro Auxiliar
el dato contenido en el acumulador
(2º operando)
y un dato contenido en la memoria De trabajo
Registros
Registro de estado
Auxiliares

2) Carga de la instrucción
Secuenciador
y preparación de la ALU Contador de
programa (n+1)

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

DATOS Reloj Externo

BUS DE DATOS
INSTRUCCIONES

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
Proceso de ejecución CPU o Microprocesador
de una instrucción
Índice
+VCC Acumulador

Interrupciones
A.L.U.
FASE DE BÚSQUEDA GND Stack pointer
Registro Auxiliar
(2º operando)
De trabajo
Registros
Registro de estado
Auxiliares

3) Búsqueda 2º Operando Secuenciador

Contador de
programa (n+1)

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

2º operando Reloj Externo

BUS DE DATOS
Posición m+1

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
 Proceso de ejecución CPU o Microprocesador
de una instrucción
Índice
FASE DE EJECUCIÓN +VCC Acumulador

Interrupciones
Ejemplo de operación AND entre Stack pointer A.L.U.
GND Registro Auxiliar
el dato contenido en el acumulador
(2º operando)
y un dato contenido en la memoria De trabajo
Registros
Registro de estado
Auxiliares

4) Carga del 2º Operando Secuenciador

Contador de
programa (n+2)

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

DATOS Reloj Externo

BUS DE DATOS
INSTRUCCIONES

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
 Proceso de ejecución CPU o Microprocesador
de una instrucción
Índice
FASE DE EJECUCIÓN +VCC Acumulador

Interrupciones
Ejemplo de operación AND entre Stack pointer A.L.U.
GND Registro Auxiliar
el dato contenido en el acumulador
(2º operando)
y un dato contenido en la memoria De trabajo
Registros
Registro de estado
Auxiliares

5) Ejecución operación AND Secuenciador

Contador de
programa (n+2)

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

DATOS Reloj Externo

BUS DE DATOS
INSTRUCCIONES

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
 Proceso de ejecución CPU o Microprocesador
de una instrucción
Índice
FASE DE EJECUCIÓN +VCC Acumulador

Interrupciones
Ejemplo de operación AND entre Stack pointer A.L.U.
GND Registro Auxiliar
el dato contenido en el acumulador
(2º operando)
y un dato contenido en la memoria De trabajo
Registros
Registro de estado
Auxiliares

6) Resultado operación AND Secuenciador

Contador de
programa (n+2)

Decodificador de
instrucciones

Registro auxiliar
de direcciones
Registro de
direcciones
BUS DE DIRECCIONES Reloj
interno
Registro de
instrucciones
y datos
MEMORIA

DATOS Reloj Externo

BUS DE DATOS
INSTRUCCIONES

BUS DE CONTROL

E/S
Menu
PERIFÉRICOS
LA MEMORIA
 Tipos de Memorias
RAM (Random Acces Memory)
Memorias de acceso aleatorio.
Son volátiles y permiten la
lectura y la escritura.
Memorias
ROM (Read Only Memory)
Memorias de acceso aleatorio.
No son volátiles y sólo
permiten la lectura.
RAM estáticas o SDRAM: Cada una de las celdas esta
constituida por un flip-flop, que permanece indefinidamente en un
estado, mientras no se elimine su alimentación.
RAM dinámicas o DRAM: Cada celda esta constituida por un
condensador que almacena la información mediante la carga o
descarga de éste. Dado que estos condensadores pueden perder
carga, estas memorias necesitan “reflescar” continuamente su
información.
ROM: Son memorias programables por máscara, esto es, los
datos se graban en el proceso de fabricación.
PROM: Son memorias ROM programables una sola vez. Los
datos se graban mediante el método de fundido de fusibles.
EPROM: Son memorias ROM borrables y programables.
Disponen de una ventana en el encapsulado que permite su
borrado mediante la aplicación de luz ultravioleta. El proceso de
lectura/escritura está limitado a un determinado número de veces.
EAROM o EEPROM: Son similares a las EPROM, pero en
este caso el borrado se realiza mediante procedimientos
eléctricos.
Menu
 Memorias
VCC
Líneas de dirección

Líneas de datos
A0 D0
A1 D1
A2 D2

Dn-1
An-1 M
Líneas de control

RW
RD Nº Lin. Dir.
Nº Pos = 2
CS
GND

Menu
 Organización interna de una memoria RAM de 128 bytes (Selección lineal)

Dirección 0
DECODIFICADOR DE DIRECCIONES
1 2 3 4 5 6 7 8
Dirección 1
A0
9 10 11 12 13 14 15 16
A1
Nº Posiciones = 27 = 128
A2

A3

A4
Nº de celdas = 8x128 = 1024
Dirección 126
A5
113 114 115 116 117 118 119 120 Capacidad: 8x128 = 1024 bit
A6
Dirección 127
1024 bit = 128 bytes
121 122 123 124 125 126 127 128

CS LÓGICA
DE
R/W CONTROL BUFFERS DE TRES ESTADOS

D0 D1 D2 D3 D4 D5 D6 D7

Menu
Organización interna de una memoria RAM de 2 KByte (Selección por coincidencia)
Columna 0 Columna 1 Columna 2 Columna 3 Columna 4 Columna 5 Columna 6 Columna 7
Fila 0

DECODIFICADOR DE DIRECCIONES
1 2 3 4 5 6 7 8
A0 0 15 0 15 0 15 0 15 0 15 0 15 0 15 0 15

Fila 1
A1 9 10 11 12 13 14 15 16

A2

A3

A4
Fila 126
A5 113 114 115 116 117 118 119 120

A6
Fila 128
121 122 123 124 125 126 127 128
0 15 0 15 0 15 0 15 0 15 0 15 0 15 0 15
A7
Multiplexor 0

Multiplexor 1

Multiplexor 2

Multiplexor 3

Multiplexor 4

Multiplexor 5

Multiplexor 6

Multiplexor 7
A8

A9
A10

CS ´LÓGICA
DE
R/W CONTROL BUFFERS DE TRES ESTADOS

Nª Posiciones = 211 = 2084

D0 D1 D2 D3 D4 D5 D6 D7

Nº de celdas = 16x8x128 = 16.384 bits Capacidad = 2084 bytes

Menu
 DIRECCIONES DE MEMORIA
8 Líneas
D0-D7
nº Lin. Dir.
Nº Posiciones = 2

R/W IC1
U.C.P. 4K
RAM CAPACIDAD: 4KBytes = 4096 bytes
16 Líneas CS
Dirección. A0 – A11
Nº Líneas de dirección = 212 = 4.096 Bytes
8 Líneas
Datatos
12 Líneas

0FFFh Dato
A15 A12 A11 A0
Sistema de
codificación
0000 XXXX XXXX XXXX Líneas de direcciónl
Dec. Hex. Bin.
0 0 0000
1 1 0001
Si X=0 0000 0000 0000 0000 0000 D. inicial
2 2 0010
3 3 0011 Si X=1 0000 1111 1111 1111 0FFF D. Final Dir m Dato
4 4 0100
5 5 0101
6 6 0110
7 7 0111
8 8 1000
9 9 1001
10 A 1010
11 B 1011 0000h Dato
12 C 1100
13 D 1101
14 E 1110
15 F 1111
Menu
 Aumento de la capacidad de memoria
D0..7

R/W IC1 IC2 IC3 IC4

U.C.P. 4K 4K 4K 4K
16 Líneas RAM RAM RAM RAM
Dirección. A0..11 CS A0..11 CS A0..11 CS A0..11 CS
8 Líneas
Datatos
A12
A13
A14
A15

A15 A11 A0
DIRECCIONES
RAM – IC1 0111 xxxx xxxx xxxx 7000-7FFF Sistema de
codificación RAM 4KBytes
RAM – IC2 1011 xxxx xxxx xxxx B000-BFFF Dec. Hex. Bin. Nº Posiciones = 212 = 4.096 Bytes
RAM – IC3 1101 xxxx xxxx xxxx D000-DFFF 0 0 0000 12 líneas de direccionamiento
1 1 0001
RAM – IC4 1110 xxxx xxxx xxxx E000-EFFF 2 2 0010
3 3 0011
4 4 0100
A B C D ABCD 5 5 0101

IC1
Si X=0 0111 0000 0000 0000 7000 D. inicial 6
7
6
7
0110
0111
Direccionamiento
Si X=1 0111 1111 1111 1111 7FFF D. Final
Si X=0 1011 0000 0000 0000 B000 D. inicial
8
9
8
9
1000
1001
por
IC2
Si X=1 1011 1111 1111 1111 BFFF D. Final 10
11
A
B
1010
1011
Selección Lineal
Si X=0 1101 0000 0000 0000 D000 D. inicial
IC3 12 C 1100
Si X=1 1101 1111 1111 1111 DFFF D. Final 13 D 1101
Si X=0 1110 0000 0000 0000 E000 D. inicial 14 E 1110
IC4
Si X=1 1110 1111 1111 1111 EFFF D. Final 15 F 1111
Menu
 Aumento de la capacidad de memoria
D0..7

R/W IC1 IC2 IC3 IC4

U.C.P. 4K 4K 4K 4K
16 Líneas RAM RAM RAM RAM
Dirección. A0..11 CS A0..11 CS A0..11 CS A0..11 CS
8 Líneas
Datatos
A12
Dec.
A13
2/4

A13 A12 A0
DIRECCIONES
RAM – IC1 00 xxxx xxxx xxxx 0000-0FFF Sistema de
codificación RAM 4KBytes
RAM – IC2 01 xxxx xxxx xxxx 1000-1FFF Dec. Hex. Bin. Nº Posiciones = 212 = 4.096 Bytes
RAM – IC3 10 xxxx xxxx xxxx 2000-2FFF 0 0 0000 12 líneas de direccionamiento
1 1 0001
RAM – IC4 11 xxxx xxxx xxxx 3000-3FFF 2 2 0010
3 3 0011
4 4 0100
A B C D ABCD 5 5 0101

IC1
Si X=0 0000 0000 0000 0000 0000 D. inicial 6
7
6
7
0110
0111
Direccionamiento
Si X=1 0000 1111 1111 1111 0FFF D. Final
Si X=0 0001 0000 0000 0000 1000 D. inicial
8
9
8
9
1000
1001
por
IC2
Si X=1 0001 1111 1111 1111 1FFF D. Final 10
11
A
B
1010
1011
Decodificación
Si X=0 0010 0000 0000 0000 2000 D. inicial
IC3 12 C 1100
Si X=1 0010 1111 1111 1111 2FFF D. Final 13 D 1101
Si X=0 0011 0000 0000 0000 3000 D. inicial 14 E 1110
IC4
Si X=1 0011 1111 1111 1111 3FFF D. Final 15 F 1111
Menu
Unidades de E/S
(interfaces o puertos de E/S)
 Características y Clasificación general de los módulos de E/S

Impresora
Teclado
B. datos
Sistema Interfaz Pantalla video
Microcomputado E/S Displays
Motores
Relés

Bus de direcciones PERIFÉRICOS

Bus de Control

Definición: Circuito de adaptación entre el Microprocesador y el Periférico

Las características de los módulos de E/S dependerá de:
- Modo de transferencia de datos: Síncrona o asíncrona.
- Tipo de transmisión: serie o paralelo.
- Tiempo de respuesta.
- Códigos y formatos de datos.
- Señales de control de transferencia.
- Señales de estado.
- Sistema de detección y corrección de errores.
- Niveles de tensión.
- Tipo de señal: Analógica/Digital

Menu
 Módulos de E/S de Aplicación Específica

DATOS Periférico de Salida

Circuito
especializado
DIR. de adaptación
de E/S
Periférico de Entrada
CONTROL

Definición:
Se tratan de circuitos especializados, diseñados para la interconexión de un periférico específico.
Características principales:

• Estos circuitos suelen estar formados por buffer tri-estado, básculas, decodificadores, multiplexores, etc.

• Simplifican el software a costa de una gran complejidad hardware.

• Gran rigidez de funcionamiento. Están diseñados para realizar una única función.

•Cada periférico requiere un interfaz. Aumenta el consumo de potencia.

Menu
 Módulos de adaptación de E/S Programables

E. Serie
E/S Puerto A RECEPTOR
DATOS DATOS
Adaptador Buffer
universal bidireccional
S. Serie
DIRECCIONES de periféricos EMISOR
programable DIRECCIONES
Reloj
CONTROL E/S Puerto D CONTROL
CONTROL
Interfaz Paralelo Interfaz Serie

Definición:
Se tratan de circuitos especializados programables que permiten la interconexión de diversos periféricos.

Características principales:

• Estos módulos suelen estar formados circuitos elementales de E/S, controlados por determinados registros.
•La programación de los registros permite establecer la configuración de E/S deseada.
• Simplifican el hardware a costa de una gran complejidad software.
• Gran flexibilidad de funcionamiento. Mínimo consumo de potencia.
•Cada familia de microprocesadores dispone de sus propios módulos programables de E/S (PPI, VIA, PIA,
ACIA. UART, etc)., pero de características son muy semejantes.

Menu
Interconexión de
módulos a la CPU
 Interconexión entre módulos y su direccionamiento

SELECCIÓN DE LA POSICIÓN DE MEMORIA O DEL REGISTRO.

SELECCIÓN DE LA MEMORIA O DEL INTERFACE.

MODOS DE SELECCIÓN
.- Por selección lineal.
.- Por decodificación.

Interfaz Interfaz
UCP 4K 4K
E/S E/S
16 Líneas EPROM RAM
4 Reg. 2 Reg.
Dir.
8 Líneas
Dat.

Menú
Direccionamiento por Selección Lineal
A15 A7 A0

EPROMA 0000 xxxx xxxx x x x x 0000 - 0FFF

RAM 0011 xxxx xxxx x x x x 3000 - 3FFF
PPI 0101 x x 5000 - 5003
SERIE 1001 x 9000 - 9001

D0..7

UCP 4K 4K PPI Serie

16 Líneas EPROM RAM 4 Reg. 2 Reg.
Dir. A0..11 CS A0..11 CS A0..1 CS A0 CS
8 Líneas
Dat. A12
A13
A14
A15
Direccionamiento por Decodificación
A13 A12 A7 A0

EPROMA 00 xxxx xxxx x x x x 0000 - 0FFF

RAM 01 xxxx xxxx x x x x 1000 - 1FFF
PPI 10 x x 2000 - 2003
SERIE 11 x 3000 - 3001

D0..7

UCP 4K 4K PPI Serie

16 Líneas EPROM RAM 4 Reg. 2 Reg.
Dir. A0..11 CS A0..11 CS A0..1 CS A0 CS
8 Líneas
Dat.
A12 A14
Dec. A15
A13
2/4
 Microcomputadores monopastilla
+VCC
ROM Contadores
(1K a 32K) Temporizadores Interfaz
GND de PUERTOS E/S
RAM E/S CIRCUITO
REGISTROS
(32 a 512 bytes) EXTERNO
DE
Reset Conversor RXD APLICACIÓN
CPU
A/D
Interfaz
Interrup. Serie TXD
Control
CLOCK
Interrupciones

Características generales:
Principales aplicaciones:
• Capacidad de proceso de palabras de 8 a 32 bits.
• En Informática: controlador de periféricos como
• Memoria ROM o PROM. Capacidad de 1K a 32 K
impresosras, plotters, unidades de disco, etc.
• Memoria RAM. Capacidad de 32 a 512 Bytes.
• En viviendas: cocinas eléctricas, lavavajillas, etc.
• Contadores y Temporizadores internos programables.
• En la industria del Automovíl: Control del motor,
• Registros programables.
alarmas, control servofreno, dosificadores, etc.
• Múltiples puertos de E/S programables.
• En Imagen y Sonido: Tratamiento de la imagen y
• Conversores A/D integrados.
sonido, control de motores, video, giradiscos, etc.
• Interfaz serie RS-232
• En la Industria en general: regulación de procesos,
• Circuito de reloj incorporado. Frecuencia de reloj hasta 30 Mhz.
automatismos, robótica, etc.
• Bajo consumo.
• Otras aplicaciones: medicina, Ind. militar, domótica, etc.
• Protección de la memoria de programa. Encriptación.
• Watchdog (Perro guardian que vigila el funcionamiento interno de la CPU.
• Posibilidad de comunicación estándar con otros sistemas. Tipo Full-Duplex
• Salida de modulación por anchura de impulsos (PWM) para conversión D/A.
• Interrupciones programables.
• Alta inmunidad al ruido eléctrico. Los MICROCONTROLADORES son la
• Extenso repertorio de instrucciones. solución en un chip Menu
 Arquitectura general de la familia 51xxx de Intel

8052,8XC52,552
562,575,652,654
592,654,054,528 8052,8XC52,528,575
552,562,592
Interr. 8052,8XC52,552
562,575,652,654
Externas 8K Comp
8XX2 Capt.
Timer 2
4K
Control ROM 8XX1 128 Timer 1
Interr. EPROM RAM Timer 0
EEP

CPU AD
256 EEP
83C851 8XC550,552,562
592,752

Controlador
Osc. Bus E/S Serie

P0-P6

TXD RXD
8XC528,550,552 P0 P2 P1 P3
PWM 8XC552,562
562,575,592 Watchdog Dir/Dat. 575,592,752
Menu
 SAB80C537 Menu
XTAL! XTAL2

RESET
ALE
Osc. CPU RAM ROM
PSEN
EA
Osc. W.
OWE W.T.
RO
PE/SWD P0
Uni. M/D
P1
T0
P2
T1 P3

T2 P4
CCU
P5
UART 1 P6

UART 2 P7
Ent. Analog.
VAREF P8
A/D
VAGND
Menu
 Programación
Lenguaje Máquina Lenguaje Ensamblador Lenguaje de Alto Nivel

Obj1
F1
Lst1
Hex
Obj2 tek, s19
F2 Ensam. Linker. s28, s37
Lst2
--
Map,simb

Objn
Fn
Lstn

INSTRUCCIONES
Etiqueta Código de Operación Operando(s) Comentario

Menu
Menu
 Arquitectura general de un PLC
Area de la CPU
Area de memorias

ROM Memoria de
Memoria Elementos
Programa y trabajo o
CPU memoria
de datos
usuario
auxiliares
RAM del PLC
del sistema RAM

BUS INTERNO PLC

Area de Interfaces Area de E/S

Interfaz Interfaz
Fuente
de unidad Interfaz BUS Entradas Salidas
de
de progra- RS-232 Comuni- A/D A/D
Alimentación
mación caciones

Red de alimentación A la consola Conexión

Red
de programación puerto serie De Captadores A Actuadores
PROFIBUS
del PC
ASI. Otros.