Process Adores Intel e AMD2

Processadores Intel e AMD
Prof. Remy Eskinazi
CEFET-PE Arquitetura e redes de Computadores
Agenda
Introduo Conceitos bsicos Microprocessadores Histrico dos processadores X86 (Intel e AMD) Linha evolutiva dos processadores Mercado de processadores Breve Comparativo Intel x AMD Resumo Processador Celeron Processadores 64 bits Concluses Bibliografia e sites relacionados
8088 / 8086 80286
Resumo Evoluo Intel X AMD
80386 80486
AMD 386 AMD 486 Pentium Pentium Pro Pentium II Pentium III AMD K5 AMD K6 AMD K6-II AMD K6-III
Celeron
(Pentiums limitados)
Duron Athlon CEFET-PE Arquitetura e redes de Computadores Semprom
Pentium IV
Evoluo X86
Nome 8086 Data 1978 Transistores 29K
Processador de 16-bit. Base para o IBM PC & DOS Limitado a 1MB de espao de endereamento. DOS disponibiliza ao usurio apenas 640K
80286
1982
134K
Modo de endereamento mais complexo, mas no muito til Base para IBM PC-AT e Windows
386
1985
275K
Extenso para 32 bits. Adicionado um novo tipo de endereamento Capaz de rodar Unix (modos Real, Protegido)
Evoluo X86
Nome
Data Transistores
486 1989 1.9M Pentium 1993 3.1M Pentium II/MMX 1997 4.5M
Adicionada uma coleo especial de instrues para operar em vetores de 64-bit de dados inteiros de 1, 2, ou 4 bytes
PentiumPro
1995
6.5M
Adionadas as instrues de mov condicional Grande mudana na microarquitetura Preempo de tarefas (saltos)
Evoluo X86
Nome Pentium III Data 1999 Transistores 8.2M
Adicionadas instrues streaming SIMD para operar sobre vetores de 128-bits de dados inteiro ou ponto flutuante de 1, 2 ou 4 bytes
Pentium 4
2001
42M
Adicionados formatos de 8-bytes e 144 novas instrues para o modo streaming SIMD
Evoluo AMD
197 5 197 9 198 2 199 1
Am386
199 3
Am486
199 5
AMD-K5
199 7
AMD-K6
199 9
AMD Athlon
200 2
AMD Athlon XP
8080A
8086
286
Transistores
5k 10um
29k
134k
275k 0.80um
1.200k
3.500k
9.300k 0.25um
22.000k 0.18um
37.000k 0.13um
0.35um
200 3
200 4
200 5
+
100.000k Transistores
0.13um
->
0.09um
Evoluo AMD
1991 1992 1993 1994 1995 1996 1997 1998
am386
am486
1999
2000
2001
2002
2003
2004
2005
2006
Arquitetura Interna de Microprocessador
Arquitetura 8086
8086 - primeiro microprocessador de 16 bits da Intel
arquitetura de 16 bits
comunicao com a memria em 16 bits (8086) capacidade mxima de memria de 1 MByte 14 registradores (4 dados, 4 endereos, 4 segmentos, ponteiro do programa, flags) endereo fsico = segmento * 16 + deslocamento 85 instrues bsicas coprocessador: 8087 (67 instrues bsicas) sem cache, sem memria virtual
8088 - mesma arquitetura, barramento externo de 8 bits

Caractersticas da Arquitetura 8086

15 AX BX CX DX SP BP SI DI IP FLAGS CS DS SS ES AH BH CH DH 8 7 AL BL CL DL 0 acumulador base contador dado ponteiro para pilha ponteiro base ndice fonte ndice destino
Dados
Endereos
apontador de instrues flags segmento de cdigo segmento de dados segmento de pilha segmento extra
Segmento
Registradores de Segmento 8086

So registradores de endereos; Armazena endereos de programa e dados; Organizao de memria:
Cada byte na memria possui um endereos de 20 bits iniciando em 0 at 220 -1 ou seja, 1M de memria enderevel; Endereos so representados por 5 dgitos hexadecimais; de 00000 FFFFF Problema: 20 bits de endereos grande demais para ser colocado em registradores de 16 bits; Soluo: Segmentao de memria
Blocos de memria de 64K consecutivos (65.536); Um nmero de segmento um nmero de 16 bits; Faixa de um endereos de um segmento vai de 0000 a FFFF Em um segmento, uma posio de memria em particular especificado como sendo um offset (deslocamento); Um offset tambm tem faixa de 0000 a FFFF
Segmentao de memria no 8086
linear addresses
one segment
Gerao de endereo fsico
Gerao de endereo fsico Registrador de segmento * 16 + offset

Offset Value (16 bits)
Segment Register (16 bits)
0000
Adder
Physical Address (20 Bits)
Organizao de memria
Bloco 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 16 Dados rea de memria para o usurio (64 Kb) rea de memria para o usurio (128 Kb) rea de memria para o usurio (192 Kb) rea de memria para o usurio (256 Kb) rea de memria para o usurio (320 Kb) rea de memria para o usurio (384 Kb) rea de memria para o usurio (448 Kb) rea de memria para o usurio (512 Kb) rea de memria para o usurio (576 Kb) rea de memria para o usurio (640 Kb) Memria de Vdeo Memria de Vdeo rea de Extenso da ROM rea de Extenso da ROM ROM-BIOS do sistema ROM-BIOS do sistema e ROM-BASIC
Microprocessador Intel 80286

Praticamente a mesma arquitetura do 8086 Data bus 16 bits (D0 D15), Address bus 24 bits (16Mb memria) Modos real (8086) e protegido (memria vitual & 16Mb memria) 4 Unidades funcionais
EU Unidade de execuo de Instrues BU Unidade de Acesso e Controle de Barramento IU Unidade de decodificao de instrues AU Unidade de Formao de endereos
Comunicao com a memria em 16 bits 14 registradores (os do 8086) Endereo fsico ou virtual 15 instrues extras (92 + 15 = 107 instr. bsicas) Co-processador: 80287 Sem cache Memria virtual segmentada (apenas no modo protegido) Maior parte dos programas desenvolvidos para modo Real

Modos real (8086), protegido e virtual86 6 Unidades funcionais
EU Unidade de execuo de Instrues BU Unidade de Acesso e Controle de Barramento IU Unidade de decodificao de instrues PU Unidade de pre-fetch com fila de at 16 bytes PgU Unidade de formao de endereos (paging unit) SU Unidade de formao de endereos (segmentation unit)
Comunicao com a memria

16 (SX) ou 32 bits (DX) Capacidade mxima de memria de 4 GByte
14 registradores
do 8086, com 32 bits, e mais 2 regs. de segmento
44 instrues extras
107 + 44 = 153 instrues bsicas
Endereo fsico ou virtual (64 TByte)

Memria virtual segmentada (sempre) e paginada (opcional), ambas apenas no modo protegido

EAX EBX ECX EDX ESP EBP ESI EDI EIP EF CS DS SS ES FS GS segmento de cdigo segmento de dados segmento de pilha segmento extra segmento extra segmento extra 31 16 15 AH BH CH DH 8 7 AL BL CL DL 0 acumulador base contador dado ponteiro para pilha ponteiro base ndice fonte ndice destino
apontador de instrues flags

Conceito do Memria Virtual
grande espao de endereamento
m v al em ria irtu
endereo gerado pelas instrues sendo executadas
en ereo d v al irtu
p cessad r ro o
en ereo d fsico
m ead r ap o
mapeamento por hardware
pequeno espao de endereamento
m em ria fsica

Questes da Memria Virtual:
quando mover um bloco da memria secundria para a memria primria (real) ?
por demanda
quando mover um bloco da memria real para a memria secundria?

quando faltar espao na memria real
qual o tamanho ideal de um bloco?

constante (paginao) ou varivel (segmentao)
onde colocar um novo bloco transferido para a memria principal?

onde houver rea livre (paginao) ou no melhor lugar (segmentao)

Dinmica da Memria Virtual: programa gera endereo virtual
CPU transforma endereo virtual em endereo fsico (hardware)
bloco est na memria principal?

Sim: calcular o endereo fsico (hardware) No: buscar o bloco da memria secundria (software)
existe espao para o bloco na memria principal?

Sim: carregar o bloco e atualizar descritor (software) No: retirar um outro bloco, carregar o bloco e atualizar descritores (software)

Memria Virtual Segmentada: (Segmentao => Converte endereos lgicos em endereos lineares)
Ritaodsget es d eemo gr r n 1 5 43 Domo e c et san l 0
CS DS SS ES ...
0 3 1 ( g l Ser eae et dtoa lo b l ( lb oLa Ga ub l ol o ) c a l o u l Drtr e io s c nr oa de s o Eebe dsget eemo n c (2is 3b ) t ( be 8ys t) a l ) s Te ddctrs a l eero ba s i e e 3 1 g GR oL R D T uD T m
(Global ou Local)
(2is 3b ) t
endereo lgico ou virtual
+
Eelnr nr o e de i a
endereo linear (ainda no o fsico)
(Caso a paginao no esteja sendo utilizada, se converte em endereo fsico)
Memria virtual segmentada

programa gera endereo virtual
CPU transforma endereo virtual em endereo fsico
segmento est na memria principal?

Sim: calcular o endereo fsico. Se este endereo estiver fora do segmento, gerar erro No: buscar o segmento da memria secundria
existe espao suficiente para o o segmento na memria principal?

Sim: carregar o segmento na melhor posio e atualizar descritor No: retirar um (ou mais) segmentos, carregar novo segmento e atualizar descritores
Memria virtual paginada

(Paginao => Converte endereos lineares em endereos fsicos)
Erl e ne i a d onr e 3 1 2 1 22 D ier rt i o Pia n g
1 1 2 1 Dc eo eom s an l t Tld n a ae gs b Pia e (T P )
D r d n ie i e gs rt o P a i (D P )
...
(PT)
...
P D E (2s 3i) b t C R 3 3 1 Erda fm n e e gr e d o pea e
Tabelas
P T E (2t) 3i b s
1 1 2 1 Dc eo eom s an l t Erfio n e c d os e
(1024 x 32) CEFET-PE Arquitetura e redes de Computadores
Memria virtual paginada

programa gera endereo virtual
CPU transforma endereo virtual em endereo fsico
pgina est na memria principal?

Sim: calcular o endereo fsico. Este endereo sempre est dentro da pgina. No: buscar a pgina da memria secundria
existe espao suficiente para a pgina na memria principal?

Sim: carregar a pgina em qualquer lugar e atualizar descritor No: retirar uma pgina ( suficiente), carregar nova pgina e atualizar descritores
outras caractersticas Co-processador: 80387 (67 + 7 -1 = 73 instr. bsicas) Sem cache TLB:
pequena memria associativa que retm os ltimos e mais freqentes endereos de pgina acessado uma pequena cache de endereos fsicos
apareceram vrios microprocessadores compatveis no mercado

AM386

Idntico ao 386 Modos real (8086), protegido e virtual86 Comunicao com a memria em 32 bits Capacidade mxima de memria de 4 GByte 16 registradores (os do 80386, tambm em 32 bits) 6 instrues extras (151 + 6 = 157 instrues bsicas) Endereo fsico ou virtual Memria virtual segmentada e paginada (opcional) Co-processador: 80487 (para 80486SX) integrado no 80486DX Com cache de 8 KByte
FPU
Microprocessador Intel Pentium
Reestruturao do 486
Modos real (8086), protegido e virtual86 16 registradores (os do 80386, tambm em 32 bits) Memria virtual segmentada e paginada
Comunicao com a memria em 64 bits Capacidade mxima de memria de 4 GByte 5 instrues extras (157 + 5 = 162 instr. bsicas) FPU: coprocessador aritmtico integrado Cache de 16 KByte (2 x 8 KByte)

2 pipelines para inteiros, operando em paralelo cada pipeline inteiro consta de 5 estgios:
busca de instruo (a partir da cache de instrues), decodificao de instruo, gerao de endereo, execuo, escrita (write back).
FPU tambm em pipeline (mas no em paralelo) operao super-escalar: mais de uma instruo pronta em um ciclo de relgio

C h I sr a e nt. c
bra et sd 6 bt ar m o e 4 is n et r o e i t r o xens nens
BB T
Bfe d uf r e i sr e ntus
FU P
rg e. sak tc
FUi e P- p p
cm cr ut s o icio ddcds ei ao pr s m aa o a , dvso i i e mtpi a ui lco l
Vi e -p p B I U Ui e -p p
bsi t rae u nef c ui nt
AU AU L L
R i taoe e sr dr s g
cce spr ds ahs eaaa ddse i sr ao nt. 8 B cd K aa
2 i ei e pplns pr l l s aaeo d 5 et go e si s pr i t io aa ner s
Ch Do ae as c d
Microprocessador Intel Pentium Pro (P6)

Re-estruturao do Pentium (P5)
Mesmas caractersticas de 80386 (mem. virtual) e do Pentium (largura de dados de 64 bits) FPU cache de 16 KByte (2 x 8 KByte)
5 instrues extras (162 + 5 = 167 instr. bsicas) Operao super-escalar 14 unidades internas Execuo fora de sequncia Execuo especulativa
Microprocessador Intel Pentium MMX
Arquitetura do Pentium (P5)

Novo tipo de dado: packed 57 instrues extras (alm das 167 instr. bsicas) Com cache de 32 KByte (2 x 16 KByte) Operao super-escalar No possui as caractersticas do Pentium Pro (execuo fora de sequncia, exec.especulativa) Instrues para processamento de vetores (8 bytes, 4 palavras ou 2 palavras duplas) 8 novos registradores lgicos (MMX0 a MMX7)
Intel Pentium II (P6)

Pentium Pro com MMX
Mesmas caractersticas do Pentium Pro Instrues MMX Cinco unidades internas Pentium Execuo fora de sequncia Execuo especulativa
MMX
Pro
PentiumII
Intel Pentium III

Novo tipo de dado: floating packed (Ponto flutuante) 70 instr. extras (alm das 167 bsicas e 57 MMX) Instrues para processamento de vetores inteiros (MMX) ou de ponto flutuante (SSE) 8 novos registradores fsicos (XMM0 a XMM7), de 128 bits, para as instrues SSE No de srie do processador (Inst. CPUID)
Intel Pentium 4
Lanado em novembro de 2000 Pipeline de 20 estgios (hyper pipeline) At 128 instrues em execuo (3 vezes mais que no Pentium III) Algoritmo melhorado para previso de desvios, com tabela de 4K Novo sistema de cache de nvel 1 Cache de execuo de 12 K micro-operaes (Execution Trace Cache) Cache de dados de 8 KBytes
Intel Pentium 4
Instrues SSE2 (Streaming SIMD Extensions 2) 144 novas instrues
67 instrues para vetores de pontos flutuante de preciso dupla (64 bits) 69 novas instrues MMX, para vetores inteiros de 128 bits (utilizando os registradores XMM) 8 instrues para controle de cache
Barramento do sistema Net Burst de 400 MHz
Intel Pentium 4 - Diagrama Resumido
Mercado de Processadores
Low End
Destinado construo de mquina de baixo poder computacional
Usurio iniciante
(Celeron D (Intel), Semprom (AMD)
Mid-Range
Destinado construo de mquinas de maior poder computacional
Ferramentas CAD, design house
Pentium IV (Intel), Athlon (AMD)
High-End
Destinado maquinas de alto poder computacional e compartilhamento
Servidores de Rede Gerenciamento de Clusters
Pentium HT (Intel), Athlon 64 D (AMD)
Comparativo entre Processadores Intel e AMD

Intel foi isoladamente a lder em fabricao de CPUs at incio dos anos 90
At a fabricao do 80286 No houve concorrncia da AMD Concorrncia comeou devido a fabricao do AM386 DX
Intel Pentium X AMD AM5x86 Intel Pentium, Pentium PRO X AMD K5

Equivalente mas lanado 3 anos depois do Pentium
Intel Pentium MMX, II X AMD K6

Vantagem AMD: Mais barato
Intel Celeron X AMDK6

Celeron:Verso light do Pentium II
Intel Celeron X AMD Sempron
Estado da Arte em Processadores
AMD
Desktop: AMD Athlon 64 FX, AMD Athlon 64 Server: AMD Opteron
Intel
Desktop: Intel Pentium 4 w/ HT, Intel Pentium 4 Extreme Edition Server: Intel Itanium 2, Xeon
Resumo Processadores Celeron
Os processadores Celeron diferenciam-se dos processadores Pentium II, III e IV pela limitao das seguintes caractersticas:
Tamanho da Cache L2 Clock interno Clock do barramento externo

Modelo Nomecdigo Convingto n Baseadono Cache L1 32KB Cache L2 Tecnolo gia 0.25m Barramento Externo 66MHz Soquete Celeron SEPP Pentium II com ncleo Deschutes Pentium II com ncleo Deschutes Pentium II com ncleo Deschutes Pentium III com ncleo Coppermine Pentium III com ncleo Tualatin Pentium 4 com ncleo Willamette Pentium 4 com ncleo Northwood Pentium 4 com ncleo Prescott Slot 1
Celeron A
Mendocino
32KB
128KB
0.25m
66MHz
Slot 1
Celeron PPGA
Mendocino
32KB
128KB
0.25m
66MHz
Soquete 370
Celeron Coppermine
Coppermin e
32KB
128KB
0.18m
66MHz / 100MHz
Soquete 370
Celeron Tualatin
Tualatin
32KB
256KB
0.13m
100MHz
Soquete 370
Celeron Willamette
Willamette
8KB
128KB
0.18m
400MHz
Soquete 478
Celeron Northwood
Northwood
8KB
128KB
0.13m
400MHz
Soquete 478
Celeron D
Prescott
8KB
256KB
0.09m
533MHz
Soquete 478 / Soquete 775
Resumo Processadores Celeron D

Processador 350 345 340 335 330 325 Clock Interno 3,2 GHz 3,06 GHz 2,93 GHz 2,80 GHz 2,66 GHz 2,53 GHz Clock Externo 533 MHz 533 MHz 533 MHz 533 MHz 533 MHz 533 MHz Cache L2 Soquete 256 KB 256 KB 256 KB 256 KB 256 KB 256 KB Hyper-Threading No No No No No No
478 ou 775 478 ou 775 478 ou 775 478 ou 775 478 ou 775 478 ou 775
Resumo Processadores Sempron

Processador Sempron 2200+ Sempron 2300+ Sempron 2400+ Sempron 2500+ Sempron 2600+ Sempron 2800+ Sempron 3000+ Clock Interno 1,50 GHz 1,58 GHz 1,67 GHz 1,70 GHz 1,83 GHz 2 GHz 2 GHz Clock Externo 333 MHz 333 MHz 333 MHz 333 MHz 333 MHz 333 MHz 333 MHz Cache L1 Cache L2 Soquete 128 KB 128 KB 128 KB 128 KB 128 KB 128 KB 128 KB 256 KB 256 KB 256 KB 256 KB 256 KB 256 KB 512 KB 462 462 462 462 462 462 462

Exemplo: Celeron D
16Kb Cache L1 256Kb Cache L2 Clock ext. 533MHz (Burst 133MHz) Clock int. 2,13 GHz a 3,2 GHz Suporte Hyper Threading => no disponvel
Intel Extreme Edition

Caractersticas: Primeiro processador desktop da Intel com tecnologia dual-core. Basicamente evoluo do Pentium IV Hyper-Threading (HT) : 2 processadores (lgico + Fsico) Processador dual-core : 4 processadores (2 lgicos + 2 Fsicos) Hyper-Threading + dual-core: execuo de 4 threads simultaneamente
Processador lgico barramentos, caches e unidades de execuo so compartilhados cada processador lgico tem estado prprio, bem como registradores de propsitos gerais. Processador fsico tem seus prprios conjuntos de registradores e caches.

Cache 2 caches de 16KB (L1). 2 caches de 1 MB (L2), sendo 1 MB para cada core. principal vantagem: reduo do trfego do barramento. Trace cache cada core tem uma trace cache de at 12KB de microoperaes j decodificadas. principais vantagens: remoo da etapa de decodificao em loops e em execuo de desvios.

Segurana: bit para desabilitar execuo: recurso aliado ao S.O define reas ativas ou no-ativas de memria. Conjunto de instrues instrues dedicadas ao processamento de imagens e compresso de dados mantm compatibilidade com IA-32. Gerenciamento de energia: capacidade de desligamento de pinos e outras partes do chip.

Perspectivas: Aumento da velocidade do barramento PCI e AGP (mdia de 3.5 vezes). Facilidades para os softwares multi-threads do futuro. Dual-core : ser base para as pesquisas da Intel nas tecnologias Hyper-Threading e EM64T.
AMD Athlon 64
AMD Athlon 64
Resumo Processadores AMD Atuais
Desktop
Semprom (Low End) Athlon 64 (Mid Range) Athlon 64 FX Athlon 64 X2
Notebooks
Athlon 64 Mobile Turion 64
Servidores
Opteron
AMD Athlon 64
197 5 197 9 198 2 199 1
Am386
199 3
Am486
199 5
AMD-K5
199 7
AMD-K6
199 9
AMD Athlon
200 2
AMD Athlon XP
8080A
8086
286
Transistores
5k 10um
29k
134k
275k 0.80um
1.200k
3.500k
9.300k 0.25um
22.000k 0.18um
37.000k 0.13um
0.35um
200 3
200 4
200 5
+
100.000k Transistores
0.13um
->
0.09um
AMD Athlon 64
North Bridge
Bus PCI
AGP
UCP
Interface Grfica
Adaptador SCSI
REDE LAN
HD CD-ROM Scaner COM LPT
South Bridge E/ISA
USB
HD CD-ROM Mouse
PCI I/O
Bus SCSI
Bus E / ISA
ROM BIOS
Super I/O
PCMCIA
Floppy
Interface Som
RAM
L1/L2
L3
RAM
AMD Athlon 64
Novas caractersticas incorporadas
1MB L2 Cache Controlador de Memria DDR incorporado HyperTransport Channel Menor consumo de potencia Novo Core Processador Registradores em dobro Pipeline maior (10 12 estgios) Maior Look Aside Buffer (TLB)
AMD64 Architecture
Register Differences: AMD64 vs x86
AMD64
64-bit integer registers 48-bit Virtual Address 40-bit Physical Address
In x86 Added by AMD64 63 31 15 7 0
RAX
0
EAX
AH AL
79 0
127
REX - Register Extensions

Sixteen 64-bit integer registers Sixteen 128-bit SSE registers
S S E
MMX0
G P R
EAX
x 8 7
SSE2 Instruction Set

Double precision scalar and vector operations 16x8, 8x16 way vector MMX operations SSE1 already added with AMD Athlon MP
MMX7 MMX8
EDI R8 EIP
XMM8
MMX15
R15
OS for x64-based Systems

32-bit and 64-bit on a single platform
Um Processador AMD64 pode rodar sistemas operacionais de 32 ou 64 bits START START BOOTUP BOOTUP Using 32 bit BIOS Using 32 bit BIOS
32-bit
Load32bitOS Load32bitOS
Look Look atOS atOS
64-bit
Load64bitOS Load64bitOS
Run32bit Run32bit Applications Applications
Run32&64 Run32&64 bitapps bitapps
Caractersticas da arquitetura AMD64

Processamento nativo em 32 e 64 bits Controlador de memria DDR integrado ao processador Tecnologia Hyper Transport Coolnquiet (PowerNow! para servers e mobile) Proteo anti-vrus por hardware Benefcios
Excelente desempenho Melhor custo/benefcio Sistemas mais confivies Preparado para software de 64 bits
Arquitetura do sistema com AMD64

Sistema tpico Sistema AMD64
DDR
CPU
CPU AMD64
PCI-X North North Bridge Bridge PCI PCI Bridge Bridge
PCI Express PCI-X PCI Bridge -PCI Bridge Tnel HT Tnel HT
DDR
PCI Express
IDE, FDC, USB, Etc.
South South Bridge Bridge
PCI
IDE, FDC, USB, Etc.
I/O I/O Hub Hub
PCI
Processadores AMD64 de dois ncleos

Diferenas na fabricao e compatibilidade de socket e placa
Processadorsingle-core Ncleo
Athlon 64 Athlon 64 FX Sempron Opteron Turion
Athlon 64 X2 Opteron
Processadordual-core
Ncleos
Placame
Processadores AMD64 de dois ncleos

Diferenas na fabricao e compatibilidade de socket e placa
FluxodeDadosemumAMD64CPU
Integrated North Bridge

DRAM Controller
Cache, Load/Store & Bussing Unit
Processor Core
144-bitwide DRAMinterface
128-bitswide
64-bitswide
L1Inst.Cache
Memory Controller
FP Unit Execution Unit Fetch Scan Align
SystemRequest Queue(SRQ)
1MB
BussingUnit
Crossbar Switch
Load/Store Unit
AMD64 CPU
L2Cache
HyperTransportTechnologyBUS
L1DataCache
ArquiteturaInterna
128-bitswide 64-bitswide
144-bitwide DRAMinterface
L1Inst.Cache
DRAM Controller
1MB
BussingUnit
L2Cache
128-bitswide
64-bitswide
Crossbar Switch
L1Inst.Cache
L1DataCache
Memory Controller
Load/Store Unit
AMD64 CPU
L2Cache
HyperTransportTechnologyBUS
L1DataCache
SystemRequest Queue(SRQ)
1MB
BussingUnit
Load/Store Unit
AMD64 CPU
Processadores AMD Sempron

Processamento nativo em 32 e 64 bits Controlador de memria DDR integrado ao processador Barramento de sistema Hyper Transport Coolnquiet para modelos acima do Sempron 2800+ Proteo anti-vrus por hardware Acesso memria em 64 bits Computao do dia-a-dia
Processadores AMD Athlon 64
Processamento nativo em 32 e 64 bits Controlador de memria DDR integrado ao processador Barramento de sistema Hyper Transport Coolnquiet - Gerenciamento avanado de energia Proteo anti-vrus por hardware Excelente custo/benefcio AMD Athlon 64 FX:
Campeo em aplicaes single thread Jogos
Processadores AMD Athlon 64 X2

Dois ncleos AMD64 (Dual Core) Processamento nativo em 32 e 64 bits Controlador de memria DDR integrado ao processador Barramento de sistema Hyper Transport de 2.0GHz Coolnquiet - Gerenciamento avanado de energia Proteo anti-vrus por hardware Acesso memria em 128 bits Alto desempenho multi-tarefa
Processadores AMD Opteron

Para servidores com 1, 2, 4 ou 8 processadores Processamento nativo em 32 e 64 bits Controlador de memria DDR integrado ao processador Barramento de sistema Hyper Transport Sem gargalos de FSB Power Now! - Gerenciamento avanado de energia Acesso paralelo memria, em 128 bits Inclui modelos Dual Core Excelente consumo de energia
Funcionamento de servidor Dual

Alta demanda - controlador de memria no chipset
Funcionamento de servidor Dual

Alta demanda arquitetura AMD64
Sistema Quad-processado
Soluo do problema de gargalo no chipset/FSB
Tpico sistema multiprocessado

Processor Processor Processor Processor
Sistema AMD Opteron

DDR DDR
AMD Opteron
AMD Opteron
DDR
Memory Memory Expander Expander
PCI-X PCI-X Bridge Bridge North North Bridge Bridge PCI-X PCI-X Bridge Bridge PCI-X PCI-X Bridge Bridge
PCI-X
DDR AMD Opteron AMD Opteron
DDR
PCI-X
DDR
Memory Memory Expander Expander
PCI-X PCI-X
PCI-X PCI-X Bridge Bridge
PCI-X PCI-X Bridge Bridge
PCI-X
IDE, FDC, USB, Etc.
South South Bridge Bridge
PCI
Other I/O
Other Other Bridge Bridge
IDE, FDC, USB, Etc.
I/O I/O Hub Hub
PCI
Multiprocessamento com CPUs de ncleo duplo

Necessidade da evoluo da arquitetura de interconexo
CPU CPU CPU
CPUCPU
CPU
SRQ Crossbar
Mem.Ctrlr
8 GB/S
SRQ Crossbar
Mem.Ctrlr
HT
HT
8 GB/S
8 GB/S
I/O Hub
Memory PCI-E Controller Bridge Hub
PCI-E Bridge PCI-E Bridge PCI-E Bridge

8 GB/S
PCI-E Bridge
PCI-E Bridge
USB I/O Hub PCI
Arquiteturax86tradicional
FSB compartilhado por CPUs, Memria e I/O Mais CPUs Maior performance
AMD64comDirectConnect
Arquitetura x86 padro de mercado Sem gargalo de FSB
Menor latncia no acesso memria CEFET-PE Arquitetura e redes de Computadores
O futuro do Microprocessador
Mais transistores, mais ncleos, mais threads
Mais ncleos Ncleos especializados Mais controladores integrados ...
CPU de 16 ncleos
BenchMark AMD X Intel
BenchMark AMD X Intel
Concluses
Processadores AMD atuais so mais indicados para aplicativos (Business), Jogos, Aplicativos 2D com melhor taxa de preo Processadores Intel esto mais indicados para aplicativos 3D e Multitasking
Bibliografia e Sites Recomendados
Patterson, D. - Organizacao e projeto de computadores - a interface hard/software Torres, G. Hardware Curso completo Weber, R. Arquitetura de computadores pessoais Intel Home page: http://www.Intel.com AMD Home Page: http://www.amd.com
Pesquisa:
Explicar em linhas gerais, as principais diferenas entre os seguintes processadores:

Intel Pentium HT (HyperThreading ) Intel Pentium D (Dual Core) Intel Pentium EE (Extreme Edition)
Enviar resposta para lista de discusso com subject: Nome do aluno

Process Adores Intel e AMD2

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Process Adores Intel e AMD2

Uploaded by

Copyright:

Available Formats

Processadores Intel e AMD

Prof. Remy Eskinazi

CEFET-PE Arquitetura e redes de Computadores

CEFET-PE Arquitetura e redes de Computadores

8088 / 8086 80286

Resumo Evoluo Intel X AMD

Duron Athlon CEFET-PE Arquitetura e redes de Computadores Semprom

CEFET-PE Arquitetura e redes de Computadores

CEFET-PE Arquitetura e redes de Computadores

CEFET-PE Arquitetura e redes de Computadores

CEFET-PE Arquitetura e redes de Computadores

CEFET-PE Arquitetura e redes de Computadores

Arquitetura Interna de Microprocessador

CEFET-PE Arquitetura e redes de Computadores

8088 - mesma arquitetura, barramento externo de 8 bits

Caractersticas da Arquitetura 8086

CEFET-PE Arquitetura e redes de Computadores

Caractersticas da Arquitetura 8088

CEFET-PE Arquitetura e redes de Computadores

Caractersticas da Arquitetura 8086

CEFET-PE Arquitetura e redes de Computadores

Caractersticas da Arquitetura 8086

CEFET-PE Arquitetura e redes de Computadores

Registradores de Segmento 8086

Caractersticas da Arquitetura 8086

CEFET-PE Arquitetura e redes de Computadores

Segmentao de memria no 8086

CEFET-PE Arquitetura e redes de Computadores

Gerao de endereo fsico

CEFET-PE Arquitetura e redes de Computadores

Gerao de endereo fsico Registrador de segmento * 16 + offset

Segment Register (16 bits)

Physical Address (20 Bits)

CEFET-PE Arquitetura e redes de Computadores

CEFET-PE Arquitetura e redes de Computadores

Microprocessador Intel 80286

CEFET-PE Arquitetura e redes de Computadores

Microprocessador Intel 80386

Comunicao com a memria

Endereo fsico ou virtual (64 TByte)

CEFET-PE Arquitetura e redes de Computadores

Microprocessador Intel 80386

apontador de instrues flags

CEFET-PE Arquitetura e redes de Computadores

Microprocessador Intel 80386

endereo gerado pelas instrues sendo executadas

mapeamento por hardware

pequeno espao de endereamento

Microprocessador Intel 80386

quando mover um bloco da memria real para a memria secundria?

qual o tamanho ideal de um bloco?

onde colocar um novo bloco transferido para a memria principal?

CEFET-PE Arquitetura e redes de Computadores

Microprocessador Intel 80386

bloco est na memria principal?

existe espao para o bloco na memria principal?

CEFET-PE Arquitetura e redes de Computadores

Microprocessador Intel 80386

endereo lgico ou virtual

endereo linear (ainda no o fsico)

(Caso a paginao no esteja sendo utilizada, se converte em endereo fsico)

CEFET-PE Arquitetura e redes de Computadores

Memria virtual segmentada

segmento est na memria principal?